home *** CD-ROM | disk | FTP | other *** search
/ Mac Easy 2010 May / Mac Life Ubuntu.iso / casper / filesystem.squashfs / usr / src / linux-headers-2.6.28-15 / include / asm-xtensa / coprocessor.h < prev    next >
Encoding:
C/C++ Source or Header  |  2008-12-24  |  5.1 KB  |  178 lines
  1. /*
  2.  * include/asm-xtensa/coprocessor.h
  3.  *
  4.  * This file is subject to the terms and conditions of the GNU General Public
  5.  * License.  See the file "COPYING" in the main directory of this archive
  6.  * for more details.
  7.  *
  8.  * Copyright (C) 2003 - 2007 Tensilica Inc.
  9.  */
  10.  
  11.  
  12. #ifndef _XTENSA_COPROCESSOR_H
  13. #define _XTENSA_COPROCESSOR_H
  14.  
  15. #include <linux/stringify.h>
  16. #include <asm/variant/tie.h>
  17. #include <asm/types.h>
  18.  
  19. #ifdef __ASSEMBLY__
  20. # include <asm/variant/tie-asm.h>
  21.  
  22. .macro    xchal_sa_start  a b
  23.     .set .Lxchal_pofs_, 0
  24.     .set .Lxchal_ofs_, 0
  25. .endm
  26.  
  27. .macro    xchal_sa_align  ptr minofs maxofs ofsalign totalign
  28.     .set    .Lxchal_ofs_, .Lxchal_ofs_ + .Lxchal_pofs_ + \totalign - 1
  29.     .set    .Lxchal_ofs_, (.Lxchal_ofs_ & -\totalign) - .Lxchal_pofs_
  30. .endm
  31.  
  32. #define _SELECT    (  XTHAL_SAS_TIE | XTHAL_SAS_OPT \
  33.          | XTHAL_SAS_CC \
  34.          | XTHAL_SAS_CALR | XTHAL_SAS_CALE )
  35.  
  36. .macro save_xtregs_opt ptr clb at1 at2 at3 at4 offset
  37.     .if XTREGS_OPT_SIZE > 0
  38.         addi    \clb, \ptr, \offset
  39.         xchal_ncp_store \clb \at1 \at2 \at3 \at4 select=_SELECT
  40.     .endif
  41. .endm
  42.  
  43. .macro load_xtregs_opt ptr clb at1 at2 at3 at4 offset
  44.     .if XTREGS_OPT_SIZE > 0
  45.         addi    \clb, \ptr, \offset
  46.         xchal_ncp_load \clb \at1 \at2 \at3 \at4 select=_SELECT
  47.     .endif
  48. .endm
  49. #undef _SELECT
  50.  
  51. #define _SELECT    (  XTHAL_SAS_TIE | XTHAL_SAS_OPT \
  52.          | XTHAL_SAS_NOCC \
  53.          | XTHAL_SAS_CALR | XTHAL_SAS_CALE | XTHAL_SAS_GLOB )
  54.  
  55. .macro save_xtregs_user ptr clb at1 at2 at3 at4 offset
  56.     .if XTREGS_USER_SIZE > 0
  57.         addi    \clb, \ptr, \offset
  58.         xchal_ncp_store \clb \at1 \at2 \at3 \at4 select=_SELECT
  59.     .endif
  60. .endm
  61.  
  62. .macro load_xtregs_user ptr clb at1 at2 at3 at4 offset
  63.     .if XTREGS_USER_SIZE > 0
  64.         addi    \clb, \ptr, \offset
  65.         xchal_ncp_load \clb \at1 \at2 \at3 \at4 select=_SELECT
  66.     .endif
  67. .endm
  68. #undef _SELECT
  69.  
  70.  
  71.  
  72. #endif    /* __ASSEMBLY__ */
  73.  
  74. /*
  75.  * XTENSA_HAVE_COPROCESSOR(x) returns 1 if coprocessor x is configured.
  76.  *
  77.  * XTENSA_HAVE_IO_PORT(x) returns 1 if io-port x is configured.
  78.  *
  79.  */
  80.  
  81. #define XTENSA_HAVE_COPROCESSOR(x)                    \
  82.     ((XCHAL_CP_MASK ^ XCHAL_CP_PORT_MASK) & (1 << (x)))
  83. #define XTENSA_HAVE_COPROCESSORS                    \
  84.     (XCHAL_CP_MASK ^ XCHAL_CP_PORT_MASK)
  85. #define XTENSA_HAVE_IO_PORT(x)                        \
  86.     (XCHAL_CP_PORT_MASK & (1 << (x)))
  87. #define XTENSA_HAVE_IO_PORTS                        \
  88.     XCHAL_CP_PORT_MASK
  89.  
  90. #ifndef __ASSEMBLY__
  91.  
  92.  
  93. #if XCHAL_HAVE_CP
  94.  
  95. #define RSR_CPENABLE(x)    do {                          \
  96.     __asm__ __volatile__("rsr %0," __stringify(CPENABLE) : "=a" (x)); \
  97.     } while(0);
  98. #define WSR_CPENABLE(x)    do {                          \
  99.       __asm__ __volatile__("wsr %0," __stringify(CPENABLE) "; rsync"       \
  100.                      :: "a" (x));                  \
  101.     } while(0);
  102.  
  103. #endif /* XCHAL_HAVE_CP */
  104.  
  105.  
  106. /*
  107.  * Additional registers.
  108.  * We define three types of additional registers:
  109.  *  ext: extra registers that are used by the compiler
  110.  *  cpn: optional registers that can be used by a user application
  111.  *  cpX: coprocessor registers that can only be used if the corresponding
  112.  *       CPENABLE bit is set.
  113.  */
  114.  
  115. #define XCHAL_SA_REG(list,cc,abi,type,y,name,z,align,size,...)    \
  116.     __REG ## list (cc, abi, type, name, size, align)
  117.  
  118. #define __REG0(cc,abi,t,name,s,a)    __REG0_ ## cc (abi,name)
  119. #define __REG1(cc,abi,t,name,s,a)    __REG1_ ## cc (name)
  120. #define __REG2(cc,abi,type,...)        __REG2_ ## type (__VA_ARGS__)
  121.  
  122. #define __REG0_0(abi,name)
  123. #define __REG0_1(abi,name)        __REG0_1 ## abi (name)
  124. #define __REG0_10(name)    __u32 name;
  125. #define __REG0_11(name)    __u32 name;
  126. #define __REG0_12(name)
  127.  
  128. #define __REG1_0(name)    __u32 name;
  129. #define __REG1_1(name)
  130.  
  131. #define __REG2_0(n,s,a)    __u32 name;
  132. #define __REG2_1(n,s,a)    unsigned char n[s] __attribute__ ((aligned(a)));
  133. #define __REG2_2(n,s,a) unsigned char n[s] __attribute__ ((aligned(a)));
  134.  
  135. typedef struct { XCHAL_NCP_SA_LIST(0) } xtregs_opt_t
  136.     __attribute__ ((aligned (XCHAL_NCP_SA_ALIGN)));
  137. typedef struct { XCHAL_NCP_SA_LIST(1) } xtregs_user_t
  138.     __attribute__ ((aligned (XCHAL_NCP_SA_ALIGN)));
  139.  
  140. #if XTENSA_HAVE_COPROCESSORS
  141.  
  142. typedef struct { XCHAL_CP0_SA_LIST(2) } xtregs_cp0_t
  143.     __attribute__ ((aligned (XCHAL_CP0_SA_ALIGN)));
  144. typedef struct { XCHAL_CP1_SA_LIST(2) } xtregs_cp1_t
  145.     __attribute__ ((aligned (XCHAL_CP1_SA_ALIGN)));
  146. typedef struct { XCHAL_CP2_SA_LIST(2) } xtregs_cp2_t
  147.     __attribute__ ((aligned (XCHAL_CP2_SA_ALIGN)));
  148. typedef struct { XCHAL_CP3_SA_LIST(2) } xtregs_cp3_t
  149.     __attribute__ ((aligned (XCHAL_CP3_SA_ALIGN)));
  150. typedef struct { XCHAL_CP4_SA_LIST(2) } xtregs_cp4_t
  151.     __attribute__ ((aligned (XCHAL_CP4_SA_ALIGN)));
  152. typedef struct { XCHAL_CP5_SA_LIST(2) } xtregs_cp5_t
  153.     __attribute__ ((aligned (XCHAL_CP5_SA_ALIGN)));
  154. typedef struct { XCHAL_CP6_SA_LIST(2) } xtregs_cp6_t
  155.     __attribute__ ((aligned (XCHAL_CP6_SA_ALIGN)));
  156. typedef struct { XCHAL_CP7_SA_LIST(2) } xtregs_cp7_t
  157.     __attribute__ ((aligned (XCHAL_CP7_SA_ALIGN)));
  158.  
  159. extern struct thread_info* coprocessor_owner[XCHAL_CP_MAX];
  160. extern void coprocessor_save(void*, int);
  161. extern void coprocessor_load(void*, int);
  162. extern void coprocessor_flush(struct thread_info*, int);
  163. extern void coprocessor_restore(struct thread_info*, int);
  164.  
  165. extern void coprocessor_release_all(struct thread_info*);
  166. extern void coprocessor_flush_all(struct thread_info*);
  167.  
  168. static inline void coprocessor_clear_cpenable(void)
  169. {
  170.     unsigned long i = 0;
  171.     WSR_CPENABLE(i);
  172. }
  173.  
  174. #endif    /* XTENSA_HAVE_COPROCESSORS */
  175.  
  176. #endif    /* !__ASSEMBLY__ */
  177. #endif    /* _XTENSA_COPROCESSOR_H */
  178.