home *** CD-ROM | disk | FTP | other *** search
/ Mac Easy 2010 May / Mac Life Ubuntu.iso / casper / filesystem.squashfs / usr / src / linux-headers-2.6.28-15 / arch / mips / include / asm / smtc.h < prev    next >
Encoding:
C/C++ Source or Header  |  2008-12-24  |  1.6 KB  |  72 lines
  1. #ifndef _ASM_SMTC_MT_H
  2. #define _ASM_SMTC_MT_H
  3.  
  4. /*
  5.  * Definitions for SMTC multitasking on MIPS MT cores
  6.  */
  7.  
  8. #include <asm/mips_mt.h>
  9. #include <asm/smtc_ipi.h>
  10.  
  11. /*
  12.  * System-wide SMTC status information
  13.  */
  14.  
  15. extern unsigned int smtc_status;
  16.  
  17. #define SMTC_TLB_SHARED    0x00000001
  18. #define SMTC_MTC_ACTIVE    0x00000002
  19.  
  20. /*
  21.  * TLB/ASID Management information
  22.  */
  23.  
  24. #define MAX_SMTC_TLBS 2
  25. #define MAX_SMTC_ASIDS 256
  26. #if NR_CPUS <= 8
  27. typedef char asiduse;
  28. #else
  29. #if NR_CPUS <= 16
  30. typedef short asiduse;
  31. #else
  32. typedef long asiduse;
  33. #endif
  34. #endif
  35.  
  36. extern asiduse smtc_live_asid[MAX_SMTC_TLBS][MAX_SMTC_ASIDS];
  37.  
  38. struct mm_struct;
  39. struct task_struct;
  40.  
  41. void smtc_get_new_mmu_context(struct mm_struct *mm, unsigned long cpu);
  42. void self_ipi(struct smtc_ipi *);
  43. void smtc_flush_tlb_asid(unsigned long asid);
  44. extern int smtc_build_cpu_map(int startslot);
  45. extern void smtc_prepare_cpus(int cpus);
  46. extern void smtc_smp_finish(void);
  47. extern void smtc_boot_secondary(int cpu, struct task_struct *t);
  48. extern void smtc_cpus_done(void);
  49.  
  50.  
  51. /*
  52.  * Sharing the TLB between multiple VPEs means that the
  53.  * "random" index selection function is not allowed to
  54.  * select the current value of the Index register. To
  55.  * avoid additional TLB pressure, the Index registers
  56.  * are "parked" with an non-Valid value.
  57.  */
  58.  
  59. #define PARKED_INDEX    ((unsigned int)0x80000000)
  60.  
  61. /*
  62.  * Define low-level interrupt mask for IPIs, if necessary.
  63.  * By default, use SW interrupt 1, which requires no external
  64.  * hardware support, but which works only for single-core
  65.  * MIPS MT systems.
  66.  */
  67. #ifndef MIPS_CPU_IPI_IRQ
  68. #define MIPS_CPU_IPI_IRQ 1
  69. #endif
  70.  
  71. #endif /*  _ASM_SMTC_MT_H */
  72.