home *** CD-ROM | disk | FTP | other *** search
/ Mac Easy 2010 May / Mac Life Ubuntu.iso / casper / filesystem.squashfs / usr / src / linux-headers-2.6.28-15 / arch / ia64 / include / asm / hw_irq.h < prev    next >
Encoding:
C/C++ Source or Header  |  2008-12-24  |  6.2 KB  |  193 lines
  1. #ifndef _ASM_IA64_HW_IRQ_H
  2. #define _ASM_IA64_HW_IRQ_H
  3.  
  4. /*
  5.  * Copyright (C) 2001-2003 Hewlett-Packard Co
  6.  *    David Mosberger-Tang <davidm@hpl.hp.com>
  7.  */
  8.  
  9. #include <linux/interrupt.h>
  10. #include <linux/sched.h>
  11. #include <linux/types.h>
  12. #include <linux/profile.h>
  13.  
  14. #include <asm/machvec.h>
  15. #include <asm/ptrace.h>
  16. #include <asm/smp.h>
  17.  
  18. #ifndef CONFIG_PARAVIRT
  19. typedef u8 ia64_vector;
  20. #else
  21. typedef u16 ia64_vector;
  22. #endif
  23.  
  24. /*
  25.  * 0 special
  26.  *
  27.  * 1,3-14 are reserved from firmware
  28.  *
  29.  * 16-255 (vectored external interrupts) are available
  30.  *
  31.  * 15 spurious interrupt (see IVR)
  32.  *
  33.  * 16 lowest priority, 255 highest priority
  34.  *
  35.  * 15 classes of 16 interrupts each.
  36.  */
  37. #define IA64_MIN_VECTORED_IRQ         16
  38. #define IA64_MAX_VECTORED_IRQ        255
  39. #define IA64_NUM_VECTORS        256
  40.  
  41. #define AUTO_ASSIGN            -1
  42.  
  43. #define IA64_SPURIOUS_INT_VECTOR    0x0f
  44.  
  45. /*
  46.  * Vectors 0x10-0x1f are used for low priority interrupts, e.g. CMCI.
  47.  */
  48. #define IA64_CPEP_VECTOR        0x1c    /* corrected platform error polling vector */
  49. #define IA64_CMCP_VECTOR        0x1d    /* corrected machine-check polling vector */
  50. #define IA64_CPE_VECTOR            0x1e    /* corrected platform error interrupt vector */
  51. #define IA64_CMC_VECTOR            0x1f    /* corrected machine-check interrupt vector */
  52. /*
  53.  * Vectors 0x20-0x2f are reserved for legacy ISA IRQs.
  54.  * Use vectors 0x30-0xe7 as the default device vector range for ia64.
  55.  * Platforms may choose to reduce this range in platform_irq_setup, but the
  56.  * platform range must fall within
  57.  *    [IA64_DEF_FIRST_DEVICE_VECTOR..IA64_DEF_LAST_DEVICE_VECTOR]
  58.  */
  59. extern int ia64_first_device_vector;
  60. extern int ia64_last_device_vector;
  61.  
  62. #define IA64_DEF_FIRST_DEVICE_VECTOR    0x30
  63. #define IA64_DEF_LAST_DEVICE_VECTOR    0xe7
  64. #define IA64_FIRST_DEVICE_VECTOR    ia64_first_device_vector
  65. #define IA64_LAST_DEVICE_VECTOR        ia64_last_device_vector
  66. #define IA64_MAX_DEVICE_VECTORS        (IA64_DEF_LAST_DEVICE_VECTOR - IA64_DEF_FIRST_DEVICE_VECTOR + 1)
  67. #define IA64_NUM_DEVICE_VECTORS        (IA64_LAST_DEVICE_VECTOR - IA64_FIRST_DEVICE_VECTOR + 1)
  68.  
  69. #define IA64_MCA_RENDEZ_VECTOR        0xe8    /* MCA rendez interrupt */
  70. #define IA64_PERFMON_VECTOR        0xee    /* performance monitor interrupt vector */
  71. #define IA64_TIMER_VECTOR        0xef    /* use highest-prio group 15 interrupt for timer */
  72. #define    IA64_MCA_WAKEUP_VECTOR        0xf0    /* MCA wakeup (must be >MCA_RENDEZ_VECTOR) */
  73. #define IA64_IPI_LOCAL_TLB_FLUSH    0xfc    /* SMP flush local TLB */
  74. #define IA64_IPI_RESCHEDULE        0xfd    /* SMP reschedule */
  75. #define IA64_IPI_VECTOR            0xfe    /* inter-processor interrupt vector */
  76.  
  77. /* Used for encoding redirected irqs */
  78.  
  79. #define IA64_IRQ_REDIRECTED        (1 << 31)
  80.  
  81. /* IA64 inter-cpu interrupt related definitions */
  82.  
  83. #define IA64_IPI_DEFAULT_BASE_ADDR    0xfee00000
  84.  
  85. /* Delivery modes for inter-cpu interrupts */
  86. enum {
  87.         IA64_IPI_DM_INT =       0x0,    /* pend an external interrupt */
  88.         IA64_IPI_DM_PMI =       0x2,    /* pend a PMI */
  89.         IA64_IPI_DM_NMI =       0x4,    /* pend an NMI (vector 2) */
  90.         IA64_IPI_DM_INIT =      0x5,    /* pend an INIT interrupt */
  91.         IA64_IPI_DM_EXTINT =    0x7,    /* pend an 8259-compatible interrupt. */
  92. };
  93.  
  94. extern __u8 isa_irq_to_vector_map[16];
  95. #define isa_irq_to_vector(x)    isa_irq_to_vector_map[(x)]
  96.  
  97. struct irq_cfg {
  98.     ia64_vector vector;
  99.     cpumask_t domain;
  100.     cpumask_t old_domain;
  101.     unsigned move_cleanup_count;
  102.     u8 move_in_progress : 1;
  103. };
  104. extern spinlock_t vector_lock;
  105. extern struct irq_cfg irq_cfg[NR_IRQS];
  106. #define irq_to_domain(x)    irq_cfg[(x)].domain
  107. DECLARE_PER_CPU(int[IA64_NUM_VECTORS], vector_irq);
  108.  
  109. extern struct hw_interrupt_type irq_type_ia64_lsapic;    /* CPU-internal interrupt controller */
  110.  
  111. #ifdef CONFIG_PARAVIRT_GUEST
  112. #include <asm/paravirt.h>
  113. #else
  114. #define ia64_register_ipi    ia64_native_register_ipi
  115. #define assign_irq_vector    ia64_native_assign_irq_vector
  116. #define free_irq_vector        ia64_native_free_irq_vector
  117. #define register_percpu_irq    ia64_native_register_percpu_irq
  118. #define ia64_resend_irq        ia64_native_resend_irq
  119. #endif
  120.  
  121. extern void ia64_native_register_ipi(void);
  122. extern int bind_irq_vector(int irq, int vector, cpumask_t domain);
  123. extern int ia64_native_assign_irq_vector (int irq);    /* allocate a free vector */
  124. extern void ia64_native_free_irq_vector (int vector);
  125. extern int reserve_irq_vector (int vector);
  126. extern void __setup_vector_irq(int cpu);
  127. extern void ia64_send_ipi (int cpu, int vector, int delivery_mode, int redirect);
  128. extern void ia64_native_register_percpu_irq (ia64_vector vec, struct irqaction *action);
  129. extern int check_irq_used (int irq);
  130. extern void destroy_and_reserve_irq (unsigned int irq);
  131.  
  132. #if defined(CONFIG_SMP) && (defined(CONFIG_IA64_GENERIC) || defined(CONFIG_IA64_DIG))
  133. extern int irq_prepare_move(int irq, int cpu);
  134. extern void irq_complete_move(unsigned int irq);
  135. #else
  136. static inline int irq_prepare_move(int irq, int cpu) { return 0; }
  137. static inline void irq_complete_move(unsigned int irq) {}
  138. #endif
  139.  
  140. static inline void ia64_native_resend_irq(unsigned int vector)
  141. {
  142.     platform_send_ipi(smp_processor_id(), vector, IA64_IPI_DM_INT, 0);
  143. }
  144.  
  145. /*
  146.  * Default implementations for the irq-descriptor API:
  147.  */
  148.  
  149. extern irq_desc_t irq_desc[NR_IRQS];
  150.  
  151. #ifndef CONFIG_IA64_GENERIC
  152. static inline ia64_vector __ia64_irq_to_vector(int irq)
  153. {
  154.     return irq_cfg[irq].vector;
  155. }
  156.  
  157. static inline unsigned int
  158. __ia64_local_vector_to_irq (ia64_vector vec)
  159. {
  160.     return __get_cpu_var(vector_irq)[vec];
  161. }
  162. #endif
  163.  
  164. /*
  165.  * Next follows the irq descriptor interface.  On IA-64, each CPU supports 256 interrupt
  166.  * vectors.  On smaller systems, there is a one-to-one correspondence between interrupt
  167.  * vectors and the Linux irq numbers.  However, larger systems may have multiple interrupt
  168.  * domains meaning that the translation from vector number to irq number depends on the
  169.  * interrupt domain that a CPU belongs to.  This API abstracts such platform-dependent
  170.  * differences and provides a uniform means to translate between vector and irq numbers
  171.  * and to obtain the irq descriptor for a given irq number.
  172.  */
  173.  
  174. /* Extract the IA-64 vector that corresponds to IRQ.  */
  175. static inline ia64_vector
  176. irq_to_vector (int irq)
  177. {
  178.     return platform_irq_to_vector(irq);
  179. }
  180.  
  181. /*
  182.  * Convert the local IA-64 vector to the corresponding irq number.  This translation is
  183.  * done in the context of the interrupt domain that the currently executing CPU belongs
  184.  * to.
  185.  */
  186. static inline unsigned int
  187. local_vector_to_irq (ia64_vector vec)
  188. {
  189.     return platform_local_vector_to_irq(vec);
  190. }
  191.  
  192. #endif /* _ASM_IA64_HW_IRQ_H */
  193.