home *** CD-ROM | disk | FTP | other *** search
/ Mac Easy 2010 May / Mac Life Ubuntu.iso / casper / filesystem.squashfs / usr / src / linux-headers-2.6.28-15 / arch / arm / plat-s3c / include / plat / regs-timer.h < prev    next >
Encoding:
C/C++ Source or Header  |  2008-12-24  |  3.6 KB  |  116 lines
  1. /* arch/arm/mach-s3c2410/include/mach/regs-timer.h
  2.  *
  3.  * Copyright (c) 2003 Simtec Electronics <linux@simtec.co.uk>
  4.  *              http://www.simtec.co.uk/products/SWLINUX/
  5.  *
  6.  * This program is free software; you can redistribute it and/or modify
  7.  * it under the terms of the GNU General Public License version 2 as
  8.  * published by the Free Software Foundation.
  9.  *
  10.  * S3C2410 Timer configuration
  11. */
  12.  
  13.  
  14. #ifndef __ASM_ARCH_REGS_TIMER_H
  15. #define __ASM_ARCH_REGS_TIMER_H
  16.  
  17. #define S3C_TIMERREG(x) (S3C_VA_TIMER + (x))
  18. #define S3C_TIMERREG2(tmr,reg) S3C_TIMERREG((reg)+0x0c+((tmr)*0x0c))
  19.  
  20. #define S3C2410_TCFG0          S3C_TIMERREG(0x00)
  21. #define S3C2410_TCFG1          S3C_TIMERREG(0x04)
  22. #define S3C2410_TCON          S3C_TIMERREG(0x08)
  23.  
  24. #define S3C2410_TCFG_PRESCALER0_MASK (255<<0)
  25. #define S3C2410_TCFG_PRESCALER1_MASK (255<<8)
  26. #define S3C2410_TCFG_PRESCALER1_SHIFT (8)
  27. #define S3C2410_TCFG_DEADZONE_MASK   (255<<16)
  28. #define S3C2410_TCFG_DEADZONE_SHIFT  (16)
  29.  
  30. #define S3C2410_TCFG1_MUX4_DIV2      (0<<16)
  31. #define S3C2410_TCFG1_MUX4_DIV4      (1<<16)
  32. #define S3C2410_TCFG1_MUX4_DIV8      (2<<16)
  33. #define S3C2410_TCFG1_MUX4_DIV16  (3<<16)
  34. #define S3C2410_TCFG1_MUX4_TCLK1  (4<<16)
  35. #define S3C2410_TCFG1_MUX4_MASK      (15<<16)
  36. #define S3C2410_TCFG1_MUX4_SHIFT  (16)
  37.  
  38. #define S3C2410_TCFG1_MUX3_DIV2      (0<<12)
  39. #define S3C2410_TCFG1_MUX3_DIV4      (1<<12)
  40. #define S3C2410_TCFG1_MUX3_DIV8      (2<<12)
  41. #define S3C2410_TCFG1_MUX3_DIV16  (3<<12)
  42. #define S3C2410_TCFG1_MUX3_TCLK1  (4<<12)
  43. #define S3C2410_TCFG1_MUX3_MASK      (15<<12)
  44.  
  45.  
  46. #define S3C2410_TCFG1_MUX2_DIV2      (0<<8)
  47. #define S3C2410_TCFG1_MUX2_DIV4      (1<<8)
  48. #define S3C2410_TCFG1_MUX2_DIV8      (2<<8)
  49. #define S3C2410_TCFG1_MUX2_DIV16  (3<<8)
  50. #define S3C2410_TCFG1_MUX2_TCLK1  (4<<8)
  51. #define S3C2410_TCFG1_MUX2_MASK      (15<<8)
  52.  
  53.  
  54. #define S3C2410_TCFG1_MUX1_DIV2      (0<<4)
  55. #define S3C2410_TCFG1_MUX1_DIV4      (1<<4)
  56. #define S3C2410_TCFG1_MUX1_DIV8      (2<<4)
  57. #define S3C2410_TCFG1_MUX1_DIV16  (3<<4)
  58. #define S3C2410_TCFG1_MUX1_TCLK0  (4<<4)
  59. #define S3C2410_TCFG1_MUX1_MASK      (15<<4)
  60.  
  61. #define S3C2410_TCFG1_MUX0_DIV2      (0<<0)
  62. #define S3C2410_TCFG1_MUX0_DIV4      (1<<0)
  63. #define S3C2410_TCFG1_MUX0_DIV8      (2<<0)
  64. #define S3C2410_TCFG1_MUX0_DIV16  (3<<0)
  65. #define S3C2410_TCFG1_MUX0_TCLK0  (4<<0)
  66. #define S3C2410_TCFG1_MUX0_MASK      (15<<0)
  67.  
  68. #define S3C2410_TCFG1_MUX_DIV2      (0<<0)
  69. #define S3C2410_TCFG1_MUX_DIV4      (1<<0)
  70. #define S3C2410_TCFG1_MUX_DIV8      (2<<0)
  71. #define S3C2410_TCFG1_MUX_DIV16   (3<<0)
  72. #define S3C2410_TCFG1_MUX_TCLK    (4<<0)
  73. #define S3C2410_TCFG1_MUX_MASK      (15<<0)
  74.  
  75. #define S3C2410_TCFG1_SHIFT(x)      ((x) * 4)
  76.  
  77. /* for each timer, we have an count buffer, an compare buffer and
  78.  * an observation buffer
  79. */
  80.  
  81. /* WARNING - timer 4 has no buffer reg, and it's observation is at +4 */
  82.  
  83. #define S3C2410_TCNTB(tmr)    S3C_TIMERREG2(tmr, 0x00)
  84. #define S3C2410_TCMPB(tmr)    S3C_TIMERREG2(tmr, 0x04)
  85. #define S3C2410_TCNTO(tmr)    S3C_TIMERREG2(tmr, (((tmr) == 4) ? 0x04 : 0x08))
  86.  
  87. #define S3C2410_TCON_T4RELOAD      (1<<22)
  88. #define S3C2410_TCON_T4MANUALUPD  (1<<21)
  89. #define S3C2410_TCON_T4START      (1<<20)
  90.  
  91. #define S3C2410_TCON_T3RELOAD      (1<<19)
  92. #define S3C2410_TCON_T3INVERT      (1<<18)
  93. #define S3C2410_TCON_T3MANUALUPD  (1<<17)
  94. #define S3C2410_TCON_T3START      (1<<16)
  95.  
  96. #define S3C2410_TCON_T2RELOAD      (1<<15)
  97. #define S3C2410_TCON_T2INVERT      (1<<14)
  98. #define S3C2410_TCON_T2MANUALUPD  (1<<13)
  99. #define S3C2410_TCON_T2START      (1<<12)
  100.  
  101. #define S3C2410_TCON_T1RELOAD      (1<<11)
  102. #define S3C2410_TCON_T1INVERT      (1<<10)
  103. #define S3C2410_TCON_T1MANUALUPD  (1<<9)
  104. #define S3C2410_TCON_T1START      (1<<8)
  105.  
  106. #define S3C2410_TCON_T0DEADZONE      (1<<4)
  107. #define S3C2410_TCON_T0RELOAD      (1<<3)
  108. #define S3C2410_TCON_T0INVERT      (1<<2)
  109. #define S3C2410_TCON_T0MANUALUPD  (1<<1)
  110. #define S3C2410_TCON_T0START      (1<<0)
  111.  
  112. #endif /*  __ASM_ARCH_REGS_TIMER_H */
  113.  
  114.  
  115.  
  116.