home *** CD-ROM | disk | FTP | other *** search
/ Mac Easy 2010 May / Mac Life Ubuntu.iso / casper / filesystem.squashfs / usr / src / linux-headers-2.6.28-15 / arch / arm / mach-l7200 / include / mach / pmu.h < prev    next >
Encoding:
C/C++ Source or Header  |  2008-12-24  |  4.3 KB  |  126 lines
  1. /****************************************************************************/
  2. /*
  3.  *  arch/arm/mach-l7200/include/mach/pmu.h
  4.  *
  5.  *   Registers and  helper functions for the L7200 Link-Up Systems
  6.  *   Power Management Unit (PMU).
  7.  *
  8.  *   (C) Copyright 2000, S A McConnell  (samcconn@cotw.com)
  9.  *
  10.  *  This file is subject to the terms and conditions of the GNU General Public
  11.  *  License. See the file COPYING in the main directory of this archive for
  12.  *  more details.
  13.  */
  14.  
  15. /****************************************************************************/
  16.  
  17. #define PMU_OFF   0x00050000  /* Offset from IO_START to the PMU registers. */
  18.  
  19. /* IO_START and IO_BASE are defined in hardware.h */
  20.  
  21. #define PMU_START (IO_START + PMU_OFF)  /* Physical addr. of the PMU reg. */
  22. #define PMU_BASE  (IO_BASE  + PMU_OFF)  /* Virtual addr. of the PMU reg. */
  23.  
  24.  
  25. /* Define the PMU registers for use by device drivers and the kernel. */
  26.  
  27. typedef struct {
  28.      unsigned int CURRENT;  /* Current configuration register */
  29.      unsigned int NEXT;     /* Next configuration register */
  30.      unsigned int reserved;
  31.      unsigned int RUN;      /* Run configuration register */
  32.      unsigned int COMM;     /* Configuration command register */
  33.      unsigned int SDRAM;    /* SDRAM configuration bypass register */
  34. } pmu_interface;
  35.  
  36. #define PMU ((volatile pmu_interface *)(PMU_BASE))
  37.  
  38.  
  39. /* Macro's for reading the common register fields. */
  40.  
  41. #define GET_TRANSOP(reg)  ((reg >> 25) & 0x03) /* Bits 26-25 */
  42. #define GET_OSCEN(reg)    ((reg >> 16) & 0x01)
  43. #define GET_OSCMUX(reg)   ((reg >> 15) & 0x01)
  44. #define GET_PLLMUL(reg)   ((reg >>  9) & 0x3f) /* Bits 14-9 */
  45. #define GET_PLLEN(reg)    ((reg >>  8) & 0x01)
  46. #define GET_PLLMUX(reg)   ((reg >>  7) & 0x01)
  47. #define GET_BCLK_DIV(reg) ((reg >>  3) & 0x03) /* Bits 4-3 */
  48. #define GET_SDRB_SEL(reg) ((reg >>  2) & 0x01)
  49. #define GET_SDRF_SEL(reg) ((reg >>  1) & 0x01)
  50. #define GET_FASTBUS(reg)  (reg & 0x1)
  51.  
  52. /* CFG_NEXT register */
  53.  
  54. #define CFG_NEXT_CLOCKRECOVERY ((PMU->NEXT >> 18) & 0x7f)   /* Bits 24-18 */
  55. #define CFG_NEXT_INTRET        ((PMU->NEXT >> 17) & 0x01)
  56. #define CFG_NEXT_SDR_STOP      ((PMU->NEXT >>  6) & 0x01)
  57. #define CFG_NEXT_SYSCLKEN      ((PMU->NEXT >>  5) & 0x01)
  58.  
  59. /* Useful field values that can be used to construct the
  60.  * CFG_NEXT and CFG_RUN registers.
  61.  */
  62.  
  63. #define TRANSOP_NOP      0<<25  /* NOCHANGE_NOSTALL */
  64. #define NOCHANGE_STALL   1<<25
  65. #define CHANGE_NOSTALL   2<<25
  66. #define CHANGE_STALL     3<<25
  67.  
  68. #define INTRET           1<<17
  69. #define OSCEN            1<<16
  70. #define OSCMUX           1<<15
  71.  
  72. /* PLL frequencies */
  73.  
  74. #define PLLMUL_0         0<<9         /*  3.6864 MHz */
  75. #define PLLMUL_1         1<<9         /*  ?????? MHz */
  76. #define PLLMUL_5         5<<9         /*  18.432 MHz */
  77. #define PLLMUL_10       10<<9         /*  36.864 MHz */
  78. #define PLLMUL_18       18<<9         /*  ?????? MHz */
  79. #define PLLMUL_20       20<<9         /*  73.728 MHz */
  80. #define PLLMUL_32       32<<9         /*  ?????? MHz */
  81. #define PLLMUL_35       35<<9         /* 129.024 MHz */
  82. #define PLLMUL_36       36<<9         /*  ?????? MHz */
  83. #define PLLMUL_39       39<<9         /*  ?????? MHz */
  84. #define PLLMUL_40       40<<9         /* 147.456 MHz */
  85.  
  86. /* Clock recovery times */
  87.  
  88. #define CRCLOCK_1        1<<18
  89. #define CRCLOCK_2        2<<18
  90. #define CRCLOCK_4        4<<18
  91. #define CRCLOCK_8        8<<18
  92. #define CRCLOCK_16      16<<18
  93. #define CRCLOCK_32      32<<18
  94. #define CRCLOCK_63      63<<18
  95. #define CRCLOCK_127    127<<18
  96.  
  97. #define PLLEN            1<<8
  98. #define PLLMUX           1<<7
  99. #define SDR_STOP         1<<6
  100. #define SYSCLKEN         1<<5
  101.  
  102. #define BCLK_DIV_4       2<<3
  103. #define BCLK_DIV_2       1<<3
  104. #define BCLK_DIV_1       0<<3
  105.  
  106. #define SDRB_SEL         1<<2
  107. #define SDRF_SEL         1<<1
  108. #define FASTBUS          1<<0
  109.  
  110.  
  111. /* CFG_SDRAM */
  112.  
  113. #define SDRREFFQ         1<<0  /* Only if SDRSTOPRQ is not set. */
  114. #define SDRREFACK        1<<1  /* Read-only */
  115. #define SDRSTOPRQ        1<<2  /* Only if SDRREFFQ is not set. */
  116. #define SDRSTOPACK       1<<3  /* Read-only */
  117. #define PICEN            1<<4  /* Enable Co-procesor */
  118. #define PICTEST          1<<5
  119.  
  120. #define GET_SDRREFFQ    ((PMU->SDRAM >> 0) & 0x01)
  121. #define GET_SDRREFACK   ((PMU->SDRAM >> 1) & 0x01) /* Read-only */
  122. #define GET_SDRSTOPRQ   ((PMU->SDRAM >> 2) & 0x01)
  123. #define GET_SDRSTOPACK  ((PMU->SDRAM >> 3) & 0x01) /* Read-only */
  124. #define GET_PICEN       ((PMU->SDRAM >> 4) & 0x01)
  125. #define GET_PICTEST     ((PMU->SDRAM >> 5) & 0x01)
  126.