home *** CD-ROM | disk | FTP | other *** search
/ Piper's Pit BBS/FTP: ibm 0020 - 0029 / ibm0020-0029 / ibm0028.tar / ibm0028 / CUPL30-4.ZIP / MULTIBUS.SI < prev    next >
Encoding:
Text File  |  1986-11-12  |  2.1 KB  |  48 lines
  1. Name      Multibus;
  2. Partno      CA0025;
  3. Date      10/13/86;
  4. Revision  01;
  5. Designer  Kahl;
  6. Company   Personal CAD Systems, Inc.;
  7. Assembly  Multibus CPU Card;
  8. Location  IC43;
  9. Device    p23s8;
  10.  
  11. /****************************************************************/
  12. /*                                */
  13. /* Multibus Arbiter and Controller                */
  14. /*                                */
  15. /* This chip implements a serial or parallel priority MULTIBUS    */
  16. /* arbiter.  The bus logic decides when to issue a bus request    */
  17. /* using !BUSADR along with a qualified read or write request    */
  18. /* (!RD or !WR).  This signal is then fed thru a double        */
  19. /* synchronizer (NOP and NOBPRO) states.  This creates an    */
  20. /* internally stable bus request signal for the arbiter state    */
  21. /* machine.  After the request is made, bus status lines    */
  22. /* determine whether to acquire the bus, give it up after the     */
  23. /* current cycle is complete, or hold the bus.  After acquiring    */
  24. /* the bus, the appropriate control signals (!MRDC, !MWTC,     */
  25. /* !IORC, !IOWC) are asserted after generating the address     */
  26. /* buffer enable (!AEN) and output buffer enable (!OEN)     */
  27. /* signals.                            */
  28. /****************************************************************/
  29. /* Allowable Target Device Types :  AmPAL23S8                      */
  30. /****************************************************************/
  31.  
  32. ORDER:
  33.  
  34. BUS_CLK,!BUSADR,!RESET,!RD,!WR,!MREQ,!IORQ,!BPRN,!BUSYIN,
  35. !BPRO,!CBRQ,!BREQ,!BUSY,!MWTC,!MRDC,!IOWC,!IORC,
  36. AEN,OEN,A,B,C;
  37.  
  38. VECTORS:
  39.  
  40. 0 x 0 x x x x x x   H Z H Z Z Z Z Z  L L L L L    /* System Reset    - IDLE    */
  41. c 1 1 0 1 0 1 0 1   H Z H Z Z Z Z Z  L L L L L    /* Stay in IDLE state    */
  42. c 0 1 0 1 0 1 0 1   H Z H Z Z Z Z Z  L L L L H    /* Go to NOP state    */
  43. c 0 1 0 1 0 1 0 1   L Z H Z Z Z Z Z  L L L H H    /* Go to REQBUS state    */
  44. c 0 1 0 1 0 1 0 1   L H L L H H H H  H L L H L    /* Go to GETBUS state    */
  45. c 0 1 0 1 0 1 0 1   L L L L H L H H  H H H H L  /* Go to HLDBUS state    */
  46. c 0 1 0 1 0 1 0 1   L L L L H L H H  H H H H L    /* Stay in HLDBUS state */
  47. c 0 1 1 1 1 1 0 1   H Z H Z Z Z Z Z  L L L L L    /* Return to IDLE state    */
  48.