home *** CD-ROM | disk | FTP | other *** search
/ PC Welt 2006 November (DVD) / PCWELT_11_2006.ISO / casper / filesystem.squashfs / usr / src / linux-headers-2.6.17-6 / include / asm-sparc64 / mmu.h < prev    next >
Encoding:
C/C++ Source or Header  |  2006-08-11  |  3.6 KB  |  128 lines
  1. #ifndef __MMU_H
  2. #define __MMU_H
  3.  
  4. #include <asm/page.h>
  5. #include <asm/const.h>
  6. #include <asm/hypervisor.h>
  7.  
  8. #define CTX_NR_BITS        13
  9.  
  10. #define TAG_CONTEXT_BITS    ((_AC(1,UL) << CTX_NR_BITS) - _AC(1,UL))
  11.  
  12. /* UltraSPARC-III+ and later have a feature whereby you can
  13.  * select what page size the various Data-TLB instances in the
  14.  * chip.  In order to gracefully support this, we put the version
  15.  * field in a spot outside of the areas of the context register
  16.  * where this parameter is specified.
  17.  */
  18. #define CTX_VERSION_SHIFT    22
  19. #define CTX_VERSION_MASK    ((~0UL) << CTX_VERSION_SHIFT)
  20.  
  21. #define CTX_PGSZ_8KB        _AC(0x0,UL)
  22. #define CTX_PGSZ_64KB        _AC(0x1,UL)
  23. #define CTX_PGSZ_512KB        _AC(0x2,UL)
  24. #define CTX_PGSZ_4MB        _AC(0x3,UL)
  25. #define CTX_PGSZ_BITS        _AC(0x7,UL)
  26. #define CTX_PGSZ0_NUC_SHIFT    61
  27. #define CTX_PGSZ1_NUC_SHIFT    58
  28. #define CTX_PGSZ0_SHIFT        16
  29. #define CTX_PGSZ1_SHIFT        19
  30. #define CTX_PGSZ_MASK        ((CTX_PGSZ_BITS << CTX_PGSZ0_SHIFT) | \
  31.                  (CTX_PGSZ_BITS << CTX_PGSZ1_SHIFT))
  32.  
  33. #if defined(CONFIG_SPARC64_PAGE_SIZE_8KB)
  34. #define CTX_PGSZ_BASE    CTX_PGSZ_8KB
  35. #elif defined(CONFIG_SPARC64_PAGE_SIZE_64KB)
  36. #define CTX_PGSZ_BASE    CTX_PGSZ_64KB
  37. #elif defined(CONFIG_SPARC64_PAGE_SIZE_512KB)
  38. #define CTX_PGSZ_BASE    CTX_PGSZ_512KB
  39. #elif defined(CONFIG_SPARC64_PAGE_SIZE_4MB)
  40. #define CTX_PGSZ_BASE    CTX_PGSZ_4MB
  41. #else
  42. #error No page size specified in kernel configuration
  43. #endif
  44.  
  45. #if defined(CONFIG_HUGETLB_PAGE_SIZE_4MB)
  46. #define CTX_PGSZ_HUGE        CTX_PGSZ_4MB
  47. #elif defined(CONFIG_HUGETLB_PAGE_SIZE_512K)
  48. #define CTX_PGSZ_HUGE        CTX_PGSZ_512KB
  49. #elif defined(CONFIG_HUGETLB_PAGE_SIZE_64K)
  50. #define CTX_PGSZ_HUGE        CTX_PGSZ_64KB
  51. #endif
  52.  
  53. #define CTX_PGSZ_KERN    CTX_PGSZ_4MB
  54.  
  55. /* Thus, when running on UltraSPARC-III+ and later, we use the following
  56.  * PRIMARY_CONTEXT register values for the kernel context.
  57.  */
  58. #define CTX_CHEETAH_PLUS_NUC \
  59.     ((CTX_PGSZ_KERN << CTX_PGSZ0_NUC_SHIFT) | \
  60.      (CTX_PGSZ_BASE << CTX_PGSZ1_NUC_SHIFT))
  61.  
  62. #define CTX_CHEETAH_PLUS_CTX0 \
  63.     ((CTX_PGSZ_KERN << CTX_PGSZ0_SHIFT) | \
  64.      (CTX_PGSZ_BASE << CTX_PGSZ1_SHIFT))
  65.  
  66. /* If you want "the TLB context number" use CTX_NR_MASK.  If you
  67.  * want "the bits I program into the context registers" use
  68.  * CTX_HW_MASK.
  69.  */
  70. #define CTX_NR_MASK        TAG_CONTEXT_BITS
  71. #define CTX_HW_MASK        (CTX_NR_MASK | CTX_PGSZ_MASK)
  72.  
  73. #define CTX_FIRST_VERSION    ((_AC(1,UL) << CTX_VERSION_SHIFT) + _AC(1,UL))
  74. #define CTX_VALID(__ctx)    \
  75.      (!(((__ctx.sparc64_ctx_val) ^ tlb_context_cache) & CTX_VERSION_MASK))
  76. #define CTX_HWBITS(__ctx)    ((__ctx.sparc64_ctx_val) & CTX_HW_MASK)
  77. #define CTX_NRBITS(__ctx)    ((__ctx.sparc64_ctx_val) & CTX_NR_MASK)
  78.  
  79. #ifndef __ASSEMBLY__
  80.  
  81. #define TSB_ENTRY_ALIGNMENT    16
  82.  
  83. struct tsb {
  84.     unsigned long tag;
  85.     unsigned long pte;
  86. } __attribute__((aligned(TSB_ENTRY_ALIGNMENT)));
  87.  
  88. extern void __tsb_insert(unsigned long ent, unsigned long tag, unsigned long pte);
  89. extern void tsb_flush(unsigned long ent, unsigned long tag);
  90. extern void tsb_init(struct tsb *tsb, unsigned long size);
  91.  
  92. struct tsb_config {
  93.     struct tsb        *tsb;
  94.     unsigned long        tsb_rss_limit;
  95.     unsigned long        tsb_nentries;
  96.     unsigned long        tsb_reg_val;
  97.     unsigned long        tsb_map_vaddr;
  98.     unsigned long        tsb_map_pte;
  99. };
  100.  
  101. #define MM_TSB_BASE    0
  102.  
  103. #ifdef CONFIG_HUGETLB_PAGE
  104. #define MM_TSB_HUGE    1
  105. #define MM_NUM_TSBS    2
  106. #else
  107. #define MM_NUM_TSBS    1
  108. #endif
  109.  
  110. typedef struct {
  111.     spinlock_t        lock;
  112.     unsigned long        sparc64_ctx_val;
  113.     unsigned long        huge_pte_count;
  114.     struct tsb_config    tsb_block[MM_NUM_TSBS];
  115.     struct hv_tsb_descr    tsb_descr[MM_NUM_TSBS];
  116. } mm_context_t;
  117.  
  118. #endif /* !__ASSEMBLY__ */
  119.  
  120. #define TSB_CONFIG_TSB        0x00
  121. #define TSB_CONFIG_RSS_LIMIT    0x08
  122. #define TSB_CONFIG_NENTRIES    0x10
  123. #define TSB_CONFIG_REG_VAL    0x18
  124. #define TSB_CONFIG_MAP_VADDR    0x20
  125. #define TSB_CONFIG_MAP_PTE    0x28
  126.  
  127. #endif /* __MMU_H */
  128.