home *** CD-ROM | disk | FTP | other *** search
/ PC Welt 2006 November (DVD) / PCWELT_11_2006.ISO / casper / filesystem.squashfs / usr / src / linux-headers-2.6.17-6 / include / asm-sparc / spinlock.h < prev    next >
Encoding:
C/C++ Source or Header  |  2006-08-11  |  3.7 KB  |  160 lines
  1. /* spinlock.h: 32-bit Sparc spinlock support.
  2.  *
  3.  * Copyright (C) 1997 David S. Miller (davem@caip.rutgers.edu)
  4.  */
  5.  
  6. #ifndef __SPARC_SPINLOCK_H
  7. #define __SPARC_SPINLOCK_H
  8.  
  9. #include <linux/threads.h>    /* For NR_CPUS */
  10.  
  11. #ifndef __ASSEMBLY__
  12.  
  13. #include <asm/psr.h>
  14.  
  15. #define __raw_spin_is_locked(lock) (*((volatile unsigned char *)(lock)) != 0)
  16.  
  17. #define __raw_spin_unlock_wait(lock) \
  18.     do { while (__raw_spin_is_locked(lock)) cpu_relax(); } while (0)
  19.  
  20. static inline void __raw_spin_lock(raw_spinlock_t *lock)
  21. {
  22.     __asm__ __volatile__(
  23.     "\n1:\n\t"
  24.     "ldstub    [%0], %%g2\n\t"
  25.     "orcc    %%g2, 0x0, %%g0\n\t"
  26.     "bne,a    2f\n\t"
  27.     " ldub    [%0], %%g2\n\t"
  28.     ".subsection    2\n"
  29.     "2:\n\t"
  30.     "orcc    %%g2, 0x0, %%g0\n\t"
  31.     "bne,a    2b\n\t"
  32.     " ldub    [%0], %%g2\n\t"
  33.     "b,a    1b\n\t"
  34.     ".previous\n"
  35.     : /* no outputs */
  36.     : "r" (lock)
  37.     : "g2", "memory", "cc");
  38. }
  39.  
  40. static inline int __raw_spin_trylock(raw_spinlock_t *lock)
  41. {
  42.     unsigned int result;
  43.     __asm__ __volatile__("ldstub [%1], %0"
  44.                  : "=r" (result)
  45.                  : "r" (lock)
  46.                  : "memory");
  47.     return (result == 0);
  48. }
  49.  
  50. static inline void __raw_spin_unlock(raw_spinlock_t *lock)
  51. {
  52.     __asm__ __volatile__("stb %%g0, [%0]" : : "r" (lock) : "memory");
  53. }
  54.  
  55. /* Read-write spinlocks, allowing multiple readers
  56.  * but only one writer.
  57.  *
  58.  * NOTE! it is quite common to have readers in interrupts
  59.  * but no interrupt writers. For those circumstances we
  60.  * can "mix" irq-safe locks - any writer needs to get a
  61.  * irq-safe write-lock, but readers can get non-irqsafe
  62.  * read-locks.
  63.  *
  64.  * XXX This might create some problems with my dual spinlock
  65.  * XXX scheme, deadlocks etc. -DaveM
  66.  *
  67.  * Sort of like atomic_t's on Sparc, but even more clever.
  68.  *
  69.  *    ------------------------------------
  70.  *    | 24-bit counter           | wlock |  raw_rwlock_t
  71.  *    ------------------------------------
  72.  *     31                       8 7     0
  73.  *
  74.  * wlock signifies the one writer is in or somebody is updating
  75.  * counter. For a writer, if he successfully acquires the wlock,
  76.  * but counter is non-zero, he has to release the lock and wait,
  77.  * till both counter and wlock are zero.
  78.  *
  79.  * Unfortunately this scheme limits us to ~16,000,000 cpus.
  80.  */
  81. static inline void __read_lock(raw_rwlock_t *rw)
  82. {
  83.     register raw_rwlock_t *lp asm("g1");
  84.     lp = rw;
  85.     __asm__ __volatile__(
  86.     "mov    %%o7, %%g4\n\t"
  87.     "call    ___rw_read_enter\n\t"
  88.     " ldstub    [%%g1 + 3], %%g2\n"
  89.     : /* no outputs */
  90.     : "r" (lp)
  91.     : "g2", "g4", "memory", "cc");
  92. }
  93.  
  94. #define __raw_read_lock(lock) \
  95. do {    unsigned long flags; \
  96.     local_irq_save(flags); \
  97.     __read_lock(lock); \
  98.     local_irq_restore(flags); \
  99. } while(0)
  100.  
  101. static inline void __read_unlock(raw_rwlock_t *rw)
  102. {
  103.     register raw_rwlock_t *lp asm("g1");
  104.     lp = rw;
  105.     __asm__ __volatile__(
  106.     "mov    %%o7, %%g4\n\t"
  107.     "call    ___rw_read_exit\n\t"
  108.     " ldstub    [%%g1 + 3], %%g2\n"
  109.     : /* no outputs */
  110.     : "r" (lp)
  111.     : "g2", "g4", "memory", "cc");
  112. }
  113.  
  114. #define __raw_read_unlock(lock) \
  115. do {    unsigned long flags; \
  116.     local_irq_save(flags); \
  117.     __read_unlock(lock); \
  118.     local_irq_restore(flags); \
  119. } while(0)
  120.  
  121. static inline void __raw_write_lock(raw_rwlock_t *rw)
  122. {
  123.     register raw_rwlock_t *lp asm("g1");
  124.     lp = rw;
  125.     __asm__ __volatile__(
  126.     "mov    %%o7, %%g4\n\t"
  127.     "call    ___rw_write_enter\n\t"
  128.     " ldstub    [%%g1 + 3], %%g2\n"
  129.     : /* no outputs */
  130.     : "r" (lp)
  131.     : "g2", "g4", "memory", "cc");
  132. }
  133.  
  134. static inline int __raw_write_trylock(raw_rwlock_t *rw)
  135. {
  136.     unsigned int val;
  137.  
  138.     __asm__ __volatile__("ldstub [%1 + 3], %0"
  139.                  : "=r" (val)
  140.                  : "r" (&rw->lock)
  141.                  : "memory");
  142.  
  143.     if (val == 0) {
  144.         val = rw->lock & ~0xff;
  145.         if (val)
  146.             ((volatile u8*)&rw->lock)[3] = 0;
  147.     }
  148.  
  149.     return (val == 0);
  150. }
  151.  
  152. #define __raw_write_unlock(rw)    do { (rw)->lock = 0; } while(0)
  153.  
  154. #define __raw_spin_lock_flags(lock, flags) __raw_spin_lock(lock)
  155. #define __raw_read_trylock(lock) generic__raw_read_trylock(lock)
  156.  
  157. #endif /* !(__ASSEMBLY__) */
  158.  
  159. #endif /* __SPARC_SPINLOCK_H */
  160.