home *** CD-ROM | disk | FTP | other *** search
/ PC Welt 2006 November (DVD) / PCWELT_11_2006.ISO / casper / filesystem.squashfs / usr / src / linux-headers-2.6.17-6 / include / asm-mips / vr41xx / vr41xx.h < prev    next >
Encoding:
C/C++ Source or Header  |  2006-08-11  |  5.5 KB  |  200 lines
  1. /*
  2.  * include/asm-mips/vr41xx/vr41xx.h
  3.  *
  4.  * Include file for NEC VR4100 series.
  5.  *
  6.  * Copyright (C) 1999 Michael Klar
  7.  * Copyright (C) 2001, 2002 Paul Mundt
  8.  * Copyright (C) 2002 MontaVista Software, Inc.
  9.  * Copyright (C) 2002 TimeSys Corp.
  10.  * Copyright (C) 2003-2005 Yoichi Yuasa <yoichi_yuasa@tripeaks.co.jp>
  11.  *
  12.  * This program is free software; you can redistribute it and/or modify it
  13.  * under the terms of the GNU General Public License as published by the
  14.  * Free Software Foundation; either version 2 of the License, or (at your
  15.  * option) any later version.
  16.  */
  17. #ifndef __NEC_VR41XX_H
  18. #define __NEC_VR41XX_H
  19.  
  20. #include <linux/interrupt.h>
  21.  
  22. /*
  23.  * CPU Revision
  24.  */
  25. /* VR4122 0x00000c70-0x00000c72 */
  26. #define PRID_VR4122_REV1_0    0x00000c70
  27. #define PRID_VR4122_REV2_0    0x00000c70
  28. #define PRID_VR4122_REV2_1    0x00000c70
  29. #define PRID_VR4122_REV3_0    0x00000c71
  30. #define PRID_VR4122_REV3_1    0x00000c72
  31.  
  32. /* VR4181A 0x00000c73-0x00000c7f */
  33. #define PRID_VR4181A_REV1_0    0x00000c73
  34. #define PRID_VR4181A_REV1_1    0x00000c74
  35.  
  36. /* VR4131 0x00000c80-0x00000c83 */
  37. #define PRID_VR4131_REV1_2    0x00000c80
  38. #define PRID_VR4131_REV2_0    0x00000c81
  39. #define PRID_VR4131_REV2_1    0x00000c82
  40. #define PRID_VR4131_REV2_2    0x00000c83
  41.  
  42. /* VR4133 0x00000c84- */
  43. #define PRID_VR4133        0x00000c84
  44.  
  45. /*
  46.  * Bus Control Uint
  47.  */
  48. extern unsigned long vr41xx_calculate_clock_frequency(void);
  49. extern unsigned long vr41xx_get_vtclock_frequency(void);
  50. extern unsigned long vr41xx_get_tclock_frequency(void);
  51.  
  52. /*
  53.  * Clock Mask Unit
  54.  */
  55. typedef enum {
  56.     PIU_CLOCK,
  57.     SIU_CLOCK,
  58.     AIU_CLOCK,
  59.     KIU_CLOCK,
  60.     FIR_CLOCK,
  61.     DSIU_CLOCK,
  62.     CSI_CLOCK,
  63.     PCIU_CLOCK,
  64.     HSP_CLOCK,
  65.     PCI_CLOCK,
  66.     CEU_CLOCK,
  67.     ETHER0_CLOCK,
  68.     ETHER1_CLOCK
  69. } vr41xx_clock_t;
  70.  
  71. extern void vr41xx_supply_clock(vr41xx_clock_t clock);
  72. extern void vr41xx_mask_clock(vr41xx_clock_t clock);
  73.  
  74. /*
  75.  * Interrupt Control Unit
  76.  */
  77. /* CPU core Interrupt Numbers */
  78. #define MIPS_CPU_IRQ_BASE    0
  79. #define MIPS_CPU_IRQ(x)        (MIPS_CPU_IRQ_BASE + (x))
  80. #define MIPS_SOFTINT0_IRQ    MIPS_CPU_IRQ(0)
  81. #define MIPS_SOFTINT1_IRQ    MIPS_CPU_IRQ(1)
  82. #define INT0_IRQ        MIPS_CPU_IRQ(2)
  83. #define INT1_IRQ        MIPS_CPU_IRQ(3)
  84. #define INT2_IRQ        MIPS_CPU_IRQ(4)
  85. #define INT3_IRQ        MIPS_CPU_IRQ(5)
  86. #define INT4_IRQ        MIPS_CPU_IRQ(6)
  87. #define TIMER_IRQ        MIPS_CPU_IRQ(7)
  88.  
  89. /* SYINT1 Interrupt Numbers */
  90. #define SYSINT1_IRQ_BASE    8
  91. #define SYSINT1_IRQ(x)        (SYSINT1_IRQ_BASE + (x))
  92. #define BATTRY_IRQ        SYSINT1_IRQ(0)
  93. #define POWER_IRQ        SYSINT1_IRQ(1)
  94. #define RTCLONG1_IRQ        SYSINT1_IRQ(2)
  95. #define ELAPSEDTIME_IRQ        SYSINT1_IRQ(3)
  96. /* RFU */
  97. #define PIU_IRQ            SYSINT1_IRQ(5)
  98. #define AIU_IRQ            SYSINT1_IRQ(6)
  99. #define KIU_IRQ            SYSINT1_IRQ(7)
  100. #define GIUINT_IRQ        SYSINT1_IRQ(8)
  101. #define SIU_IRQ            SYSINT1_IRQ(9)
  102. #define BUSERR_IRQ        SYSINT1_IRQ(10)
  103. #define SOFTINT_IRQ        SYSINT1_IRQ(11)
  104. #define CLKRUN_IRQ        SYSINT1_IRQ(12)
  105. #define DOZEPIU_IRQ        SYSINT1_IRQ(13)
  106. #define SYSINT1_IRQ_LAST    DOZEPIU_IRQ
  107.  
  108. /* SYSINT2 Interrupt Numbers */
  109. #define SYSINT2_IRQ_BASE    24
  110. #define SYSINT2_IRQ(x)        (SYSINT2_IRQ_BASE + (x))
  111. #define RTCLONG2_IRQ        SYSINT2_IRQ(0)
  112. #define LED_IRQ            SYSINT2_IRQ(1)
  113. #define HSP_IRQ            SYSINT2_IRQ(2)
  114. #define TCLOCK_IRQ        SYSINT2_IRQ(3)
  115. #define FIR_IRQ            SYSINT2_IRQ(4)
  116. #define CEU_IRQ            SYSINT2_IRQ(4)    /* same number as FIR_IRQ */
  117. #define DSIU_IRQ        SYSINT2_IRQ(5)
  118. #define PCI_IRQ            SYSINT2_IRQ(6)
  119. #define SCU_IRQ            SYSINT2_IRQ(7)
  120. #define CSI_IRQ            SYSINT2_IRQ(8)
  121. #define BCU_IRQ            SYSINT2_IRQ(9)
  122. #define ETHERNET_IRQ        SYSINT2_IRQ(10)
  123. #define SYSINT2_IRQ_LAST    ETHERNET_IRQ
  124.  
  125. /* GIU Interrupt Numbers */
  126. #define GIU_IRQ_BASE        40
  127. #define GIU_IRQ(x)        (GIU_IRQ_BASE + (x))    /* IRQ 40-71 */
  128. #define GIU_IRQ_LAST        GIU_IRQ(31)
  129.  
  130. extern int vr41xx_set_intassign(unsigned int irq, unsigned char intassign);
  131. extern int cascade_irq(unsigned int irq, int (*get_irq)(unsigned int, struct pt_regs *));
  132.  
  133. #define PIUINT_COMMAND        0x0040
  134. #define PIUINT_DATA        0x0020
  135. #define PIUINT_PAGE1        0x0010
  136. #define PIUINT_PAGE0        0x0008
  137. #define PIUINT_DATALOST        0x0004
  138. #define PIUINT_STATUSCHANGE    0x0001
  139.  
  140. extern void vr41xx_enable_piuint(uint16_t mask);
  141. extern void vr41xx_disable_piuint(uint16_t mask);
  142.  
  143. #define AIUINT_INPUT_DMAEND    0x0800
  144. #define AIUINT_INPUT_DMAHALT    0x0400
  145. #define AIUINT_INPUT_DATALOST    0x0200
  146. #define AIUINT_INPUT_DATA    0x0100
  147. #define AIUINT_OUTPUT_DMAEND    0x0008
  148. #define AIUINT_OUTPUT_DMAHALT    0x0004
  149. #define AIUINT_OUTPUT_NODATA    0x0002
  150.  
  151. extern void vr41xx_enable_aiuint(uint16_t mask);
  152. extern void vr41xx_disable_aiuint(uint16_t mask);
  153.  
  154. #define KIUINT_DATALOST        0x0004
  155. #define KIUINT_DATAREADY    0x0002
  156. #define KIUINT_SCAN        0x0001
  157.  
  158. extern void vr41xx_enable_kiuint(uint16_t mask);
  159. extern void vr41xx_disable_kiuint(uint16_t mask);
  160.  
  161. #define DSIUINT_CTS        0x0800
  162. #define DSIUINT_RXERR        0x0400
  163. #define DSIUINT_RX        0x0200
  164. #define DSIUINT_TX        0x0100
  165. #define DSIUINT_ALL        0x0f00
  166.  
  167. extern void vr41xx_enable_dsiuint(uint16_t mask);
  168. extern void vr41xx_disable_dsiuint(uint16_t mask);
  169.  
  170. #define FIRINT_UNIT        0x0010
  171. #define FIRINT_RX_DMAEND    0x0008
  172. #define FIRINT_RX_DMAHALT    0x0004
  173. #define FIRINT_TX_DMAEND    0x0002
  174. #define FIRINT_TX_DMAHALT    0x0001
  175.  
  176. extern void vr41xx_enable_firint(uint16_t mask);
  177. extern void vr41xx_disable_firint(uint16_t mask);
  178.  
  179. extern void vr41xx_enable_pciint(void);
  180. extern void vr41xx_disable_pciint(void);
  181.  
  182. extern void vr41xx_enable_scuint(void);
  183. extern void vr41xx_disable_scuint(void);
  184.  
  185. #define CSIINT_TX_DMAEND    0x0040
  186. #define CSIINT_TX_DMAHALT    0x0020
  187. #define CSIINT_TX_DATA        0x0010
  188. #define CSIINT_TX_FIFOEMPTY    0x0008
  189. #define CSIINT_RX_DMAEND    0x0004
  190. #define CSIINT_RX_DMAHALT    0x0002
  191. #define CSIINT_RX_FIFOEMPTY    0x0001
  192.  
  193. extern void vr41xx_enable_csiint(uint16_t mask);
  194. extern void vr41xx_disable_csiint(uint16_t mask);
  195.  
  196. extern void vr41xx_enable_bcuint(void);
  197. extern void vr41xx_disable_bcuint(void);
  198.  
  199. #endif /* __NEC_VR41XX_H */
  200.