home *** CD-ROM | disk | FTP | other *** search
/ PC Welt 2006 November (DVD) / PCWELT_11_2006.ISO / casper / filesystem.squashfs / usr / src / linux-headers-2.6.17-6 / include / asm-mips / mips-boards / generic.h < prev    next >
Encoding:
C/C++ Source or Header  |  2006-08-11  |  2.6 KB  |  90 lines
  1. /*
  2.  * Carsten Langgaard, carstenl@mips.com
  3.  * Copyright (C) 2000 MIPS Technologies, Inc.  All rights reserved.
  4.  *
  5.  * This program is free software; you can distribute it and/or modify it
  6.  * under the terms of the GNU General Public License (Version 2) as
  7.  * published by the Free Software Foundation.
  8.  *
  9.  * This program is distributed in the hope it will be useful, but WITHOUT
  10.  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11.  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  12.  * for more details.
  13.  *
  14.  * You should have received a copy of the GNU General Public License along
  15.  * with this program; if not, write to the Free Software Foundation, Inc.,
  16.  * 59 Temple Place - Suite 330, Boston MA 02111-1307, USA.
  17.  *
  18.  * Defines of the MIPS boards specific address-MAP, registers, etc.
  19.  */
  20. #ifndef __ASM_MIPS_BOARDS_GENERIC_H
  21. #define __ASM_MIPS_BOARDS_GENERIC_H
  22.  
  23. #include <asm/addrspace.h>
  24. #include <asm/byteorder.h>
  25. #include <asm/mips-boards/bonito64.h>
  26.  
  27. /*
  28.  * Display register base.
  29.  */
  30. #ifdef CONFIG_MIPS_SEAD
  31. #define ASCII_DISPLAY_POS_BASE     0x1f0005c0
  32. #else
  33. #define ASCII_DISPLAY_WORD_BASE    0x1f000410
  34. #define ASCII_DISPLAY_POS_BASE     0x1f000418
  35. #endif
  36.  
  37.  
  38. /*
  39.  * Yamon Prom print address.
  40.  */
  41. #define YAMON_PROM_PRINT_ADDR      0x1fc00504
  42.  
  43.  
  44. /*
  45.  * Reset register.
  46.  */
  47. #ifdef CONFIG_MIPS_SEAD
  48. #define SOFTRES_REG       0x1e800050
  49. #define GORESET           0x4d
  50. #else
  51. #define SOFTRES_REG       0x1f000500
  52. #define GORESET           0x42
  53. #endif
  54.  
  55. /*
  56.  * Revision register.
  57.  */
  58. #define MIPS_REVISION_REG                  0x1fc00010
  59. #define MIPS_REVISION_CORID_QED_RM5261     0
  60. #define MIPS_REVISION_CORID_CORE_LV        1
  61. #define MIPS_REVISION_CORID_BONITO64       2
  62. #define MIPS_REVISION_CORID_CORE_20K       3
  63. #define MIPS_REVISION_CORID_CORE_FPGA      4
  64. #define MIPS_REVISION_CORID_CORE_MSC       5
  65. #define MIPS_REVISION_CORID_CORE_EMUL      6
  66. #define MIPS_REVISION_CORID_CORE_FPGA2     7
  67. #define MIPS_REVISION_CORID_CORE_FPGAR2    8
  68. #define MIPS_REVISION_CORID_CORE_FPGA3     9
  69. #define MIPS_REVISION_CORID_CORE_24K       10
  70.  
  71. /**** Artificial corid defines ****/
  72. /*
  73.  *  CoreEMUL with   Bonito   System Controller is treated like a Core20K
  74.  *  CoreEMUL with SOC-it 101 System Controller is treated like a CoreMSC
  75.  */
  76. #define MIPS_REVISION_CORID_CORE_EMUL_BON  0x63
  77. #define MIPS_REVISION_CORID_CORE_EMUL_MSC  0x65
  78.  
  79. #define MIPS_REVISION_CORID (((*(volatile u32 *)ioremap(MIPS_REVISION_REG, 4)) >> 10) & 0x3f)
  80.  
  81. extern unsigned int mips_revision_corid;
  82.  
  83. #ifdef CONFIG_PCI
  84. extern void mips_pcibios_init(void);
  85. #else
  86. #define mips_pcibios_init() do { } while (0)
  87. #endif
  88.  
  89. #endif  /* __ASM_MIPS_BOARDS_GENERIC_H */
  90.