home *** CD-ROM | disk | FTP | other *** search
/ PC Welt 2006 November (DVD) / PCWELT_11_2006.ISO / casper / filesystem.squashfs / usr / src / linux-headers-2.6.17-6 / include / asm-ia64 / sn / addrs.h next >
Encoding:
C/C++ Source or Header  |  2006-08-11  |  9.6 KB  |  296 lines
  1. /*
  2.  * This file is subject to the terms and conditions of the GNU General Public
  3.  * License.  See the file "COPYING" in the main directory of this archive
  4.  * for more details.
  5.  *
  6.  * Copyright (c) 1992-1999,2001-2005 Silicon Graphics, Inc. All rights reserved.
  7.  */
  8.  
  9. #ifndef _ASM_IA64_SN_ADDRS_H
  10. #define _ASM_IA64_SN_ADDRS_H
  11.  
  12. #include <asm/percpu.h>
  13. #include <asm/sn/types.h>
  14. #include <asm/sn/arch.h>
  15. #include <asm/sn/pda.h>
  16.  
  17. /*
  18.  *  Memory/SHUB Address Format:
  19.  *  +-+---------+--+--------------+
  20.  *  |0|  NASID  |AS| NodeOffset   |
  21.  *  +-+---------+--+--------------+
  22.  *
  23.  *  NASID: (low NASID bit is 0) Memory and SHUB MMRs
  24.  *   AS: 2-bit Address Space Identifier. Used only if low NASID bit is 0
  25.  *     00: Local Resources and MMR space
  26.  *           Top bit of NodeOffset
  27.  *               0: Local resources space
  28.  *                  node id:
  29.  *                        0: IA64/NT compatibility space
  30.  *                        2: Local MMR Space
  31.  *                        4: Local memory, regardless of local node id
  32.  *               1: Global MMR space
  33.  *     01: GET space.
  34.  *     10: AMO space.
  35.  *     11: Cacheable memory space.
  36.  *
  37.  *   NodeOffset: byte offset
  38.  *
  39.  *
  40.  *  TIO address format:
  41.  *  +-+----------+--+--------------+
  42.  *  |0|  NASID   |AS| Nodeoffset   |
  43.  *  +-+----------+--+--------------+
  44.  *
  45.  *  NASID: (low NASID bit is 1) TIO
  46.  *   AS: 2-bit Chiplet Identifier
  47.  *     00: TIO LB (Indicates TIO MMR access.)
  48.  *     01: TIO ICE (indicates coretalk space access.)
  49.  * 
  50.  *   NodeOffset: top bit must be set.
  51.  *
  52.  *
  53.  * Note that in both of the above address formats, the low
  54.  * NASID bit indicates if the reference is to the SHUB or TIO MMRs.
  55.  */
  56.  
  57.  
  58. /*
  59.  * Define basic shift & mask constants for manipulating NASIDs and AS values.
  60.  */
  61. #define NASID_BITMASK        (sn_hub_info->nasid_bitmask)
  62. #define NASID_SHIFT        (sn_hub_info->nasid_shift)
  63. #define AS_SHIFT        (sn_hub_info->as_shift)
  64. #define AS_BITMASK        0x3UL
  65.  
  66. #define NASID_MASK              ((u64)NASID_BITMASK << NASID_SHIFT)
  67. #define AS_MASK            ((u64)AS_BITMASK << AS_SHIFT)
  68.  
  69.  
  70. /*
  71.  * AS values. These are the same on both SHUB1 & SHUB2.
  72.  */
  73. #define AS_GET_VAL        1UL
  74. #define AS_AMO_VAL        2UL
  75. #define AS_CAC_VAL        3UL
  76. #define AS_GET_SPACE        (AS_GET_VAL << AS_SHIFT)
  77. #define AS_AMO_SPACE        (AS_AMO_VAL << AS_SHIFT)
  78. #define AS_CAC_SPACE        (AS_CAC_VAL << AS_SHIFT)
  79.  
  80.  
  81. /* 
  82.  * Virtual Mode Local & Global MMR space.  
  83.  */
  84. #define SH1_LOCAL_MMR_OFFSET    0x8000000000UL
  85. #define SH2_LOCAL_MMR_OFFSET    0x0200000000UL
  86. #define LOCAL_MMR_OFFSET    (is_shub2() ? SH2_LOCAL_MMR_OFFSET : SH1_LOCAL_MMR_OFFSET)
  87. #define LOCAL_MMR_SPACE        (__IA64_UNCACHED_OFFSET | LOCAL_MMR_OFFSET)
  88. #define LOCAL_PHYS_MMR_SPACE    (RGN_BASE(RGN_HPAGE) | LOCAL_MMR_OFFSET)
  89.  
  90. #define SH1_GLOBAL_MMR_OFFSET    0x0800000000UL
  91. #define SH2_GLOBAL_MMR_OFFSET    0x0300000000UL
  92. #define GLOBAL_MMR_OFFSET    (is_shub2() ? SH2_GLOBAL_MMR_OFFSET : SH1_GLOBAL_MMR_OFFSET)
  93. #define GLOBAL_MMR_SPACE    (__IA64_UNCACHED_OFFSET | GLOBAL_MMR_OFFSET)
  94.  
  95. /*
  96.  * Physical mode addresses
  97.  */
  98. #define GLOBAL_PHYS_MMR_SPACE    (RGN_BASE(RGN_HPAGE) | GLOBAL_MMR_OFFSET)
  99.  
  100.  
  101. /*
  102.  * Clear region & AS bits.
  103.  */
  104. #define TO_PHYS_MASK        (~(RGN_BITS | AS_MASK))
  105.  
  106.  
  107. /*
  108.  * Misc NASID manipulation.
  109.  */
  110. #define NASID_SPACE(n)        ((u64)(n) << NASID_SHIFT)
  111. #define REMOTE_ADDR(n,a)    (NASID_SPACE(n) | (a))
  112. #define NODE_OFFSET(x)        ((x) & (NODE_ADDRSPACE_SIZE - 1))
  113. #define NODE_ADDRSPACE_SIZE     (1UL << AS_SHIFT)
  114. #define NASID_GET(x)        (int) (((u64) (x) >> NASID_SHIFT) & NASID_BITMASK)
  115. #define LOCAL_MMR_ADDR(a)    (LOCAL_MMR_SPACE | (a))
  116. #define GLOBAL_MMR_ADDR(n,a)    (GLOBAL_MMR_SPACE | REMOTE_ADDR(n,a))
  117. #define GLOBAL_MMR_PHYS_ADDR(n,a) (GLOBAL_PHYS_MMR_SPACE | REMOTE_ADDR(n,a))
  118. #define GLOBAL_CAC_ADDR(n,a)    (CAC_BASE | REMOTE_ADDR(n,a))
  119. #define CHANGE_NASID(n,x)    ((void *)(((u64)(x) & ~NASID_MASK) | NASID_SPACE(n)))
  120. #define IS_TIO_NASID(n)        ((n) & 1)
  121.  
  122.  
  123. /* non-II mmr's start at top of big window space (4G) */
  124. #define BWIN_TOP        0x0000000100000000UL
  125.  
  126. /*
  127.  * general address defines
  128.  */
  129. #define CAC_BASE        (PAGE_OFFSET | AS_CAC_SPACE)
  130. #define AMO_BASE        (__IA64_UNCACHED_OFFSET | AS_AMO_SPACE)
  131. #define AMO_PHYS_BASE        (RGN_BASE(RGN_HPAGE) | AS_AMO_SPACE)
  132. #define GET_BASE        (PAGE_OFFSET | AS_GET_SPACE)
  133.  
  134. /*
  135.  * Convert Memory addresses between various addressing modes.
  136.  */
  137. #define TO_PHYS(x)        (TO_PHYS_MASK & (x))
  138. #define TO_CAC(x)        (CAC_BASE     | TO_PHYS(x))
  139. #define TO_AMO(x)        (AMO_BASE     | TO_PHYS(x))
  140. #define TO_GET(x)        (GET_BASE     | TO_PHYS(x))
  141.  
  142.  
  143. /*
  144.  * Covert from processor physical address to II/TIO physical address:
  145.  *    II - squeeze out the AS bits
  146.  *    TIO- requires a chiplet id in bits 38-39.  For DMA to memory,
  147.  *           the chiplet id is zero.  If we implement TIO-TIO dma, we might need
  148.  *           to insert a chiplet id into this macro.  However, it is our belief
  149.  *           right now that this chiplet id will be ICE, which is also zero.
  150.  */
  151. #define SH1_TIO_PHYS_TO_DMA(x)                         \
  152.     ((((u64)(NASID_GET(x))) << 40) | NODE_OFFSET(x))
  153.  
  154. #define SH2_NETWORK_BANK_OFFSET(x)                     \
  155.         ((u64)(x) & ((1UL << (sn_hub_info->nasid_shift - 4)) -1))
  156.  
  157. #define SH2_NETWORK_BANK_SELECT(x)                     \
  158.         ((((u64)(x) & (0x3UL << (sn_hub_info->nasid_shift - 4)))    \
  159.             >> (sn_hub_info->nasid_shift - 4)) << 36)
  160.  
  161. #define SH2_NETWORK_ADDRESS(x)                         \
  162.     (SH2_NETWORK_BANK_OFFSET(x) | SH2_NETWORK_BANK_SELECT(x))
  163.  
  164. #define SH2_TIO_PHYS_TO_DMA(x)                         \
  165.         (((u64)(NASID_GET(x)) << 40) |     SH2_NETWORK_ADDRESS(x))
  166.  
  167. #define PHYS_TO_TIODMA(x)                        \
  168.     (is_shub1() ? SH1_TIO_PHYS_TO_DMA(x) : SH2_TIO_PHYS_TO_DMA(x))
  169.  
  170. #define PHYS_TO_DMA(x)                            \
  171.     ((((u64)(x) & NASID_MASK) >> 2) | NODE_OFFSET(x))
  172.  
  173.  
  174. /*
  175.  * Macros to test for address type.
  176.  */
  177. #define IS_AMO_ADDRESS(x)    (((u64)(x) & (RGN_BITS | AS_MASK)) == AMO_BASE)
  178. #define IS_AMO_PHYS_ADDRESS(x)    (((u64)(x) & (RGN_BITS | AS_MASK)) == AMO_PHYS_BASE)
  179.  
  180.  
  181. /*
  182.  * The following definitions pertain to the IO special address
  183.  * space.  They define the location of the big and little windows
  184.  * of any given node.
  185.  */
  186. #define BWIN_SIZE_BITS            29    /* big window size: 512M */
  187. #define TIO_BWIN_SIZE_BITS        30    /* big window size: 1G */
  188. #define NODE_SWIN_BASE(n, w)        ((w == 0) ? NODE_BWIN_BASE((n), SWIN0_BIGWIN) \
  189.         : RAW_NODE_SWIN_BASE(n, w))
  190. #define TIO_SWIN_BASE(n, w)         (TIO_IO_BASE(n) + \
  191.                         ((u64) (w) << TIO_SWIN_SIZE_BITS))
  192. #define NODE_IO_BASE(n)            (GLOBAL_MMR_SPACE | NASID_SPACE(n))
  193. #define TIO_IO_BASE(n)                  (__IA64_UNCACHED_OFFSET | NASID_SPACE(n))
  194. #define BWIN_SIZE            (1UL << BWIN_SIZE_BITS)
  195. #define NODE_BWIN_BASE0(n)        (NODE_IO_BASE(n) + BWIN_SIZE)
  196. #define NODE_BWIN_BASE(n, w)        (NODE_BWIN_BASE0(n) + ((u64) (w) << BWIN_SIZE_BITS))
  197. #define RAW_NODE_SWIN_BASE(n, w)    (NODE_IO_BASE(n) + ((u64) (w) << SWIN_SIZE_BITS))
  198. #define BWIN_WIDGET_MASK        0x7
  199. #define BWIN_WINDOWNUM(x)        (((x) >> BWIN_SIZE_BITS) & BWIN_WIDGET_MASK)
  200. #define SH1_IS_BIG_WINDOW_ADDR(x)    ((x) & BWIN_TOP)
  201.  
  202. #define TIO_BWIN_WINDOW_SELECT_MASK    0x7
  203. #define TIO_BWIN_WINDOWNUM(x)        (((x) >> TIO_BWIN_SIZE_BITS) & TIO_BWIN_WINDOW_SELECT_MASK)
  204.  
  205. #define TIO_HWIN_SHIFT_BITS        33
  206. #define TIO_HWIN(x)            (NODE_OFFSET(x) >> TIO_HWIN_SHIFT_BITS)
  207.  
  208. /*
  209.  * The following definitions pertain to the IO special address
  210.  * space.  They define the location of the big and little windows
  211.  * of any given node.
  212.  */
  213.  
  214. #define SWIN_SIZE_BITS            24
  215. #define    SWIN_WIDGET_MASK        0xF
  216.  
  217. #define TIO_SWIN_SIZE_BITS        28
  218. #define TIO_SWIN_SIZE            (1UL << TIO_SWIN_SIZE_BITS)
  219. #define TIO_SWIN_WIDGET_MASK        0x3
  220.  
  221. /*
  222.  * Convert smallwindow address to xtalk address.
  223.  *
  224.  * 'addr' can be physical or virtual address, but will be converted
  225.  * to Xtalk address in the range 0 -> SWINZ_SIZEMASK
  226.  */
  227. #define    SWIN_WIDGETNUM(x)        (((x)  >> SWIN_SIZE_BITS) & SWIN_WIDGET_MASK)
  228. #define TIO_SWIN_WIDGETNUM(x)        (((x)  >> TIO_SWIN_SIZE_BITS) & TIO_SWIN_WIDGET_MASK)
  229.  
  230.  
  231. /*
  232.  * The following macros produce the correct base virtual address for
  233.  * the hub registers. The REMOTE_HUB_* macro produce
  234.  * the address for the specified hub's registers.  The intent is
  235.  * that the appropriate PI, MD, NI, or II register would be substituted
  236.  * for x.
  237.  *
  238.  *   WARNING:
  239.  *    When certain Hub chip workaround are defined, it's not sufficient
  240.  *    to dereference the *_HUB_ADDR() macros.  You should instead use
  241.  *    HUB_L() and HUB_S() if you must deal with pointers to hub registers.
  242.  *    Otherwise, the recommended approach is to use *_HUB_L() and *_HUB_S().
  243.  *    They're always safe.
  244.  */
  245. /* Shub1 TIO & MMR addressing macros */
  246. #define SH1_TIO_IOSPACE_ADDR(n,x)                    \
  247.     GLOBAL_MMR_ADDR(n,x)
  248.  
  249. #define SH1_REMOTE_BWIN_MMR(n,x)                    \
  250.     GLOBAL_MMR_ADDR(n,x)
  251.  
  252. #define SH1_REMOTE_SWIN_MMR(n,x)                    \
  253.     (NODE_SWIN_BASE(n,1) + 0x800000UL + (x))
  254.  
  255. #define SH1_REMOTE_MMR(n,x)                        \
  256.     (SH1_IS_BIG_WINDOW_ADDR(x) ? SH1_REMOTE_BWIN_MMR(n,x) :        \
  257.          SH1_REMOTE_SWIN_MMR(n,x))
  258.  
  259. /* Shub1 TIO & MMR addressing macros */
  260. #define SH2_TIO_IOSPACE_ADDR(n,x)                    \
  261.     ((__IA64_UNCACHED_OFFSET | REMOTE_ADDR(n,x) | 1UL << (NASID_SHIFT - 2)))
  262.  
  263. #define SH2_REMOTE_MMR(n,x)                        \
  264.     GLOBAL_MMR_ADDR(n,x)
  265.  
  266.  
  267. /* TIO & MMR addressing macros that work on both shub1 & shub2 */
  268. #define TIO_IOSPACE_ADDR(n,x)                        \
  269.     ((u64 *)(is_shub1() ? SH1_TIO_IOSPACE_ADDR(n,x) :        \
  270.          SH2_TIO_IOSPACE_ADDR(n,x)))
  271.  
  272. #define SH_REMOTE_MMR(n,x)                        \
  273.     (is_shub1() ? SH1_REMOTE_MMR(n,x) : SH2_REMOTE_MMR(n,x))
  274.  
  275. #define REMOTE_HUB_ADDR(n,x)                        \
  276.     (IS_TIO_NASID(n) ?  ((volatile u64*)TIO_IOSPACE_ADDR(n,x)) :    \
  277.      ((volatile u64*)SH_REMOTE_MMR(n,x)))
  278.  
  279.  
  280. #define HUB_L(x)            (*((volatile typeof(*x) *)x))
  281. #define    HUB_S(x,d)            (*((volatile typeof(*x) *)x) = (d))
  282.  
  283. #define REMOTE_HUB_L(n, a)        HUB_L(REMOTE_HUB_ADDR((n), (a)))
  284. #define REMOTE_HUB_S(n, a, d)        HUB_S(REMOTE_HUB_ADDR((n), (a)), (d))
  285.  
  286. /*
  287.  * Coretalk address breakdown
  288.  */
  289. #define CTALK_NASID_SHFT        40
  290. #define CTALK_NASID_MASK        (0x3FFFULL << CTALK_NASID_SHFT)
  291. #define CTALK_CID_SHFT            38
  292. #define CTALK_CID_MASK            (0x3ULL << CTALK_CID_SHFT)
  293. #define CTALK_NODE_OFFSET        0x3FFFFFFFFF
  294.  
  295. #endif /* _ASM_IA64_SN_ADDRS_H */
  296.