home *** CD-ROM | disk | FTP | other *** search
/ PC Welt 2006 November (DVD) / PCWELT_11_2006.ISO / casper / filesystem.squashfs / usr / src / linux-headers-2.6.17-6 / include / asm-i386 / processor.h < prev    next >
Encoding:
C/C++ Source or Header  |  2006-08-11  |  19.6 KB  |  750 lines
  1. /*
  2.  * include/asm-i386/processor.h
  3.  *
  4.  * Copyright (C) 1994 Linus Torvalds
  5.  */
  6.  
  7. #ifndef __ASM_I386_PROCESSOR_H
  8. #define __ASM_I386_PROCESSOR_H
  9.  
  10. #include <asm/vm86.h>
  11. #include <asm/math_emu.h>
  12. #include <asm/segment.h>
  13. #include <asm/page.h>
  14. #include <asm/types.h>
  15. #include <asm/sigcontext.h>
  16. #include <asm/cpufeature.h>
  17. #include <asm/msr.h>
  18. #include <asm/system.h>
  19. #include <linux/cache.h>
  20. #include <linux/threads.h>
  21. #include <asm/percpu.h>
  22. #include <linux/cpumask.h>
  23.  
  24. /* flag for disabling the tsc */
  25. extern int tsc_disable;
  26.  
  27. struct desc_struct {
  28.     unsigned long a,b;
  29. };
  30.  
  31. #define desc_empty(desc) \
  32.         (!((desc)->a | (desc)->b))
  33.  
  34. #define desc_equal(desc1, desc2) \
  35.         (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  36. /*
  37.  * Default implementation of macro that returns current
  38.  * instruction pointer ("program counter").
  39.  */
  40. #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  41.  
  42. /*
  43.  *  CPU type and hardware bug flags. Kept separately for each CPU.
  44.  *  Members of this structure are referenced in head.S, so think twice
  45.  *  before touching them. [mj]
  46.  */
  47.  
  48. struct cpuinfo_x86 {
  49.     __u8    x86;        /* CPU family */
  50.     __u8    x86_vendor;    /* CPU vendor */
  51.     __u8    x86_model;
  52.     __u8    x86_mask;
  53.     char    wp_works_ok;    /* It doesn't on 386's */
  54.     char    hlt_works_ok;    /* Problems on some 486Dx4's and old 386's */
  55.     char    hard_math;
  56.     char    rfu;
  57.            int    cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  58.     unsigned long    x86_capability[NCAPINTS];
  59.     char    x86_vendor_id[16];
  60.     char    x86_model_id[64];
  61.     int     x86_cache_size;  /* in KB - valid for CPUS which support this
  62.                     call  */
  63.     int     x86_cache_alignment;    /* In bytes */
  64.     char    fdiv_bug;
  65.     char    f00f_bug;
  66.     char    coma_bug;
  67.     char    pad0;
  68.     int    x86_power;
  69.     unsigned long loops_per_jiffy;
  70. #ifdef CONFIG_SMP
  71.     cpumask_t llc_shared_map;    /* cpus sharing the last level cache */
  72. #endif
  73.     unsigned char x86_max_cores;    /* cpuid returned max cores value */
  74.     unsigned char booted_cores;    /* number of cores as seen by OS */
  75.     unsigned char apicid;
  76. } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  77.  
  78. #define X86_VENDOR_INTEL 0
  79. #define X86_VENDOR_CYRIX 1
  80. #define X86_VENDOR_AMD 2
  81. #define X86_VENDOR_UMC 3
  82. #define X86_VENDOR_NEXGEN 4
  83. #define X86_VENDOR_CENTAUR 5
  84. #define X86_VENDOR_RISE 6
  85. #define X86_VENDOR_TRANSMETA 7
  86. #define X86_VENDOR_NSC 8
  87. #define X86_VENDOR_NUM 9
  88. #define X86_VENDOR_UNKNOWN 0xff
  89.  
  90. /*
  91.  * capabilities of CPUs
  92.  */
  93.  
  94. extern struct cpuinfo_x86 boot_cpu_data;
  95. extern struct cpuinfo_x86 new_cpu_data;
  96. extern struct tss_struct doublefault_tss;
  97. DECLARE_PER_CPU(struct tss_struct, init_tss);
  98.  
  99. #ifdef CONFIG_SMP
  100. extern struct cpuinfo_x86 cpu_data[];
  101. #define current_cpu_data cpu_data[smp_processor_id()]
  102. #else
  103. #define cpu_data (&boot_cpu_data)
  104. #define current_cpu_data boot_cpu_data
  105. #endif
  106.  
  107. extern    int phys_proc_id[NR_CPUS];
  108. extern    int cpu_core_id[NR_CPUS];
  109. extern    int cpu_llc_id[NR_CPUS];
  110. extern char ignore_fpu_irq;
  111.  
  112. extern void identify_cpu(struct cpuinfo_x86 *);
  113. extern void print_cpu_info(struct cpuinfo_x86 *);
  114. extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
  115.  
  116. #ifdef CONFIG_X86_HT
  117. extern void detect_ht(struct cpuinfo_x86 *c);
  118. #else
  119. static inline void detect_ht(struct cpuinfo_x86 *c) {}
  120. #endif
  121.  
  122. /*
  123.  * EFLAGS bits
  124.  */
  125. #define X86_EFLAGS_CF    0x00000001 /* Carry Flag */
  126. #define X86_EFLAGS_PF    0x00000004 /* Parity Flag */
  127. #define X86_EFLAGS_AF    0x00000010 /* Auxillary carry Flag */
  128. #define X86_EFLAGS_ZF    0x00000040 /* Zero Flag */
  129. #define X86_EFLAGS_SF    0x00000080 /* Sign Flag */
  130. #define X86_EFLAGS_TF    0x00000100 /* Trap Flag */
  131. #define X86_EFLAGS_IF    0x00000200 /* Interrupt Flag */
  132. #define X86_EFLAGS_DF    0x00000400 /* Direction Flag */
  133. #define X86_EFLAGS_OF    0x00000800 /* Overflow Flag */
  134. #define X86_EFLAGS_IOPL    0x00003000 /* IOPL mask */
  135. #define X86_EFLAGS_NT    0x00004000 /* Nested Task */
  136. #define X86_EFLAGS_RF    0x00010000 /* Resume Flag */
  137. #define X86_EFLAGS_VM    0x00020000 /* Virtual Mode */
  138. #define X86_EFLAGS_AC    0x00040000 /* Alignment Check */
  139. #define X86_EFLAGS_VIF    0x00080000 /* Virtual Interrupt Flag */
  140. #define X86_EFLAGS_VIP    0x00100000 /* Virtual Interrupt Pending */
  141. #define X86_EFLAGS_ID    0x00200000 /* CPUID detection flag */
  142.  
  143. /*
  144.  * Generic CPUID function
  145.  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
  146.  * resulting in stale register contents being returned.
  147.  */
  148. static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
  149. {
  150.     __asm__("cpuid"
  151.         : "=a" (*eax),
  152.           "=b" (*ebx),
  153.           "=c" (*ecx),
  154.           "=d" (*edx)
  155.         : "0" (op), "c"(0));
  156. }
  157.  
  158. /* Some CPUID calls want 'count' to be placed in ecx */
  159. static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
  160.                int *edx)
  161. {
  162.     __asm__("cpuid"
  163.         : "=a" (*eax),
  164.           "=b" (*ebx),
  165.           "=c" (*ecx),
  166.           "=d" (*edx)
  167.         : "0" (op), "c" (count));
  168. }
  169.  
  170. /*
  171.  * CPUID functions returning a single datum
  172.  */
  173. static inline unsigned int cpuid_eax(unsigned int op)
  174. {
  175.     unsigned int eax;
  176.  
  177.     __asm__("cpuid"
  178.         : "=a" (eax)
  179.         : "0" (op)
  180.         : "bx", "cx", "dx");
  181.     return eax;
  182. }
  183. static inline unsigned int cpuid_ebx(unsigned int op)
  184. {
  185.     unsigned int eax, ebx;
  186.  
  187.     __asm__("cpuid"
  188.         : "=a" (eax), "=b" (ebx)
  189.         : "0" (op)
  190.         : "cx", "dx" );
  191.     return ebx;
  192. }
  193. static inline unsigned int cpuid_ecx(unsigned int op)
  194. {
  195.     unsigned int eax, ecx;
  196.  
  197.     __asm__("cpuid"
  198.         : "=a" (eax), "=c" (ecx)
  199.         : "0" (op)
  200.         : "bx", "dx" );
  201.     return ecx;
  202. }
  203. static inline unsigned int cpuid_edx(unsigned int op)
  204. {
  205.     unsigned int eax, edx;
  206.  
  207.     __asm__("cpuid"
  208.         : "=a" (eax), "=d" (edx)
  209.         : "0" (op)
  210.         : "bx", "cx");
  211.     return edx;
  212. }
  213.  
  214. #define load_cr3(pgdir) write_cr3(__pa(pgdir))
  215.  
  216. /*
  217.  * Intel CPU features in CR4
  218.  */
  219. #define X86_CR4_VME        0x0001    /* enable vm86 extensions */
  220. #define X86_CR4_PVI        0x0002    /* virtual interrupts flag enable */
  221. #define X86_CR4_TSD        0x0004    /* disable time stamp at ipl 3 */
  222. #define X86_CR4_DE        0x0008    /* enable debugging extensions */
  223. #define X86_CR4_PSE        0x0010    /* enable page size extensions */
  224. #define X86_CR4_PAE        0x0020    /* enable physical address extensions */
  225. #define X86_CR4_MCE        0x0040    /* Machine check enable */
  226. #define X86_CR4_PGE        0x0080    /* enable global pages */
  227. #define X86_CR4_PCE        0x0100    /* enable performance counters at ipl 3 */
  228. #define X86_CR4_OSFXSR        0x0200    /* enable fast FPU save and restore */
  229. #define X86_CR4_OSXMMEXCPT    0x0400    /* enable unmasked SSE exceptions */
  230.  
  231. /*
  232.  * Save the cr4 feature set we're using (ie
  233.  * Pentium 4MB enable and PPro Global page
  234.  * enable), so that any CPU's that boot up
  235.  * after us can get the correct flags.
  236.  */
  237. extern unsigned long mmu_cr4_features;
  238.  
  239. static inline void set_in_cr4 (unsigned long mask)
  240. {
  241.     unsigned cr4;
  242.     mmu_cr4_features |= mask;
  243.     cr4 = read_cr4();
  244.     cr4 |= mask;
  245.     write_cr4(cr4);
  246. }
  247.  
  248. static inline void clear_in_cr4 (unsigned long mask)
  249. {
  250.     unsigned cr4;
  251.     mmu_cr4_features &= ~mask;
  252.     cr4 = read_cr4();
  253.     cr4 &= ~mask;
  254.     write_cr4(cr4);
  255. }
  256.  
  257. /*
  258.  *      NSC/Cyrix CPU configuration register indexes
  259.  */
  260.  
  261. #define CX86_PCR0 0x20
  262. #define CX86_GCR  0xb8
  263. #define CX86_CCR0 0xc0
  264. #define CX86_CCR1 0xc1
  265. #define CX86_CCR2 0xc2
  266. #define CX86_CCR3 0xc3
  267. #define CX86_CCR4 0xe8
  268. #define CX86_CCR5 0xe9
  269. #define CX86_CCR6 0xea
  270. #define CX86_CCR7 0xeb
  271. #define CX86_PCR1 0xf0
  272. #define CX86_DIR0 0xfe
  273. #define CX86_DIR1 0xff
  274. #define CX86_ARR_BASE 0xc4
  275. #define CX86_RCR_BASE 0xdc
  276.  
  277. /*
  278.  *      NSC/Cyrix CPU indexed register access macros
  279.  */
  280.  
  281. #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
  282.  
  283. #define setCx86(reg, data) do { \
  284.     outb((reg), 0x22); \
  285.     outb((data), 0x23); \
  286. } while (0)
  287.  
  288. /* Stop speculative execution */
  289. static inline void sync_core(void)
  290. {
  291.     int tmp;
  292.     asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
  293. }
  294.  
  295. static inline void __monitor(const void *eax, unsigned long ecx,
  296.         unsigned long edx)
  297. {
  298.     /* "monitor %eax,%ecx,%edx;" */
  299.     asm volatile(
  300.         ".byte 0x0f,0x01,0xc8;"
  301.         : :"a" (eax), "c" (ecx), "d"(edx));
  302. }
  303.  
  304. static inline void __mwait(unsigned long eax, unsigned long ecx)
  305. {
  306.     /* "mwait %eax,%ecx;" */
  307.     asm volatile(
  308.         ".byte 0x0f,0x01,0xc9;"
  309.         : :"a" (eax), "c" (ecx));
  310. }
  311.  
  312. /* from system description table in BIOS.  Mostly for MCA use, but
  313. others may find it useful. */
  314. extern unsigned int machine_id;
  315. extern unsigned int machine_submodel_id;
  316. extern unsigned int BIOS_revision;
  317. extern unsigned int mca_pentium_flag;
  318.  
  319. /* Boot loader type from the setup header */
  320. extern int bootloader_type;
  321.  
  322. /*
  323.  * User space process size: 3GB (default).
  324.  */
  325. #define TASK_SIZE    (PAGE_OFFSET)
  326.  
  327. /* This decides where the kernel will search for a free chunk of vm
  328.  * space during mmap's.
  329.  */
  330. #ifndef CONFIG_05GB
  331. #define TASK_UNMAPPED_BASE    (PAGE_ALIGN(TASK_SIZE / 3))
  332. #else
  333. #define TASK_UNMAPPED_BASE    (PAGE_ALIGN(TASK_SIZE / 16))
  334. #endif
  335.  
  336. #define HAVE_ARCH_PICK_MMAP_LAYOUT
  337.  
  338. /*
  339.  * Size of io_bitmap.
  340.  */
  341. #define IO_BITMAP_BITS  65536
  342. #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
  343. #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
  344. #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
  345. #define INVALID_IO_BITMAP_OFFSET 0x8000
  346. #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
  347.  
  348. struct i387_fsave_struct {
  349.     long    cwd;
  350.     long    swd;
  351.     long    twd;
  352.     long    fip;
  353.     long    fcs;
  354.     long    foo;
  355.     long    fos;
  356.     long    st_space[20];    /* 8*10 bytes for each FP-reg = 80 bytes */
  357.     long    status;        /* software status information */
  358. };
  359.  
  360. struct i387_fxsave_struct {
  361.     unsigned short    cwd;
  362.     unsigned short    swd;
  363.     unsigned short    twd;
  364.     unsigned short    fop;
  365.     long    fip;
  366.     long    fcs;
  367.     long    foo;
  368.     long    fos;
  369.     long    mxcsr;
  370.     long    mxcsr_mask;
  371.     long    st_space[32];    /* 8*16 bytes for each FP-reg = 128 bytes */
  372.     long    xmm_space[32];    /* 8*16 bytes for each XMM-reg = 128 bytes */
  373.     long    padding[56];
  374. } __attribute__ ((aligned (16)));
  375.  
  376. struct i387_soft_struct {
  377.     long    cwd;
  378.     long    swd;
  379.     long    twd;
  380.     long    fip;
  381.     long    fcs;
  382.     long    foo;
  383.     long    fos;
  384.     long    st_space[20];    /* 8*10 bytes for each FP-reg = 80 bytes */
  385.     unsigned char    ftop, changed, lookahead, no_update, rm, alimit;
  386.     struct info    *info;
  387.     unsigned long    entry_eip;
  388. };
  389.  
  390. union i387_union {
  391.     struct i387_fsave_struct    fsave;
  392.     struct i387_fxsave_struct    fxsave;
  393.     struct i387_soft_struct soft;
  394. };
  395.  
  396. typedef struct {
  397.     unsigned long seg;
  398. } mm_segment_t;
  399.  
  400. struct thread_struct;
  401.  
  402. struct tss_struct {
  403.     unsigned short    back_link,__blh;
  404.     unsigned long    esp0;
  405.     unsigned short    ss0,__ss0h;
  406.     unsigned long    esp1;
  407.     unsigned short    ss1,__ss1h;    /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
  408.     unsigned long    esp2;
  409.     unsigned short    ss2,__ss2h;
  410.     unsigned long    __cr3;
  411.     unsigned long    eip;
  412.     unsigned long    eflags;
  413.     unsigned long    eax,ecx,edx,ebx;
  414.     unsigned long    esp;
  415.     unsigned long    ebp;
  416.     unsigned long    esi;
  417.     unsigned long    edi;
  418.     unsigned short    es, __esh;
  419.     unsigned short    cs, __csh;
  420.     unsigned short    ss, __ssh;
  421.     unsigned short    ds, __dsh;
  422.     unsigned short    fs, __fsh;
  423.     unsigned short    gs, __gsh;
  424.     unsigned short    ldt, __ldth;
  425.     unsigned short    trace, io_bitmap_base;
  426.     /*
  427.      * The extra 1 is there because the CPU will access an
  428.      * additional byte beyond the end of the IO permission
  429.      * bitmap. The extra byte must be all 1 bits, and must
  430.      * be within the limit.
  431.      */
  432.     unsigned long    io_bitmap[IO_BITMAP_LONGS + 1];
  433.     /*
  434.      * Cache the current maximum and the last task that used the bitmap:
  435.      */
  436.     unsigned long io_bitmap_max;
  437.     struct thread_struct *io_bitmap_owner;
  438.     /*
  439.      * pads the TSS to be cacheline-aligned (size is 0x100)
  440.      */
  441.     unsigned long __cacheline_filler[35];
  442.     /*
  443.      * .. and then another 0x100 bytes for emergency kernel stack
  444.      */
  445.     unsigned long stack[64];
  446. } __attribute__((packed));
  447.  
  448. #define ARCH_MIN_TASKALIGN    16
  449.  
  450. struct thread_struct {
  451. /* cached TLS descriptors. */
  452.     struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
  453.     unsigned long    esp0;
  454.     unsigned long    sysenter_cs;
  455.     unsigned long    eip;
  456.     unsigned long    esp;
  457.     unsigned long    fs;
  458.     unsigned long    gs;
  459. /* Hardware debugging registers */
  460.     unsigned long    debugreg[8];  /* %%db0-7 debug registers */
  461. /* fault info */
  462.     unsigned long    cr2, trap_no, error_code;
  463. /* floating point info */
  464.     union i387_union    i387;
  465. /* virtual 86 mode info */
  466.     struct vm86_struct __user * vm86_info;
  467.     unsigned long        screen_bitmap;
  468.     unsigned long        v86flags, v86mask, saved_esp0;
  469.     unsigned int        saved_fs, saved_gs;
  470. /* IO permissions */
  471.     unsigned long    *io_bitmap_ptr;
  472.      unsigned long    iopl;
  473. /* max allowed port in the bitmap, in bytes: */
  474.     unsigned long    io_bitmap_max;
  475. };
  476.  
  477. #define INIT_THREAD  {                            \
  478.     .vm86_info = NULL,                        \
  479.     .sysenter_cs = __KERNEL_CS,                    \
  480.     .io_bitmap_ptr = NULL,                        \
  481. }
  482.  
  483. /*
  484.  * Note that the .io_bitmap member must be extra-big. This is because
  485.  * the CPU will access an additional byte beyond the end of the IO
  486.  * permission bitmap. The extra byte must be all 1 bits, and must
  487.  * be within the limit.
  488.  */
  489. #define INIT_TSS  {                            \
  490.     .esp0        = sizeof(init_stack) + (long)&init_stack,    \
  491.     .ss0        = __KERNEL_DS,                    \
  492.     .ss1        = __KERNEL_CS,                    \
  493.     .io_bitmap_base    = INVALID_IO_BITMAP_OFFSET,            \
  494.     .io_bitmap    = { [ 0 ... IO_BITMAP_LONGS] = ~0 },        \
  495. }
  496.  
  497. static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
  498. {
  499.     tss->esp0 = thread->esp0;
  500.     /* This can only happen when SEP is enabled, no need to test "SEP"arately */
  501.     if (unlikely(tss->ss1 != thread->sysenter_cs)) {
  502.         tss->ss1 = thread->sysenter_cs;
  503.         wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
  504.     }
  505. }
  506.  
  507. #define start_thread(regs, new_eip, new_esp) do {        \
  508.     __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));    \
  509.     set_fs(USER_DS);                    \
  510.     regs->xds = __USER_DS;                    \
  511.     regs->xes = __USER_DS;                    \
  512.     regs->xss = __USER_DS;                    \
  513.     regs->xcs = __USER_CS;                    \
  514.     regs->eip = new_eip;                    \
  515.     regs->esp = new_esp;                    \
  516. } while (0)
  517.  
  518. /*
  519.  * These special macros can be used to get or set a debugging register
  520.  */
  521. #define get_debugreg(var, register)                \
  522.         __asm__("movl %%db" #register ", %0"        \
  523.             :"=r" (var))
  524. #define set_debugreg(value, register)            \
  525.         __asm__("movl %0,%%db" #register        \
  526.             : /* no output */            \
  527.             :"r" (value))
  528.  
  529. /*
  530.  * Set IOPL bits in EFLAGS from given mask
  531.  */
  532. static inline void set_iopl_mask(unsigned mask)
  533. {
  534.     unsigned int reg;
  535.     __asm__ __volatile__ ("pushfl;"
  536.                   "popl %0;"
  537.                   "andl %1, %0;"
  538.                   "orl %2, %0;"
  539.                   "pushl %0;"
  540.                   "popfl"
  541.                 : "=&r" (reg)
  542.                 : "i" (~X86_EFLAGS_IOPL), "r" (mask));
  543. }
  544.  
  545. /* Forward declaration, a strange C thing */
  546. struct task_struct;
  547. struct mm_struct;
  548.  
  549. /* Free all resources held by a thread. */
  550. extern void release_thread(struct task_struct *);
  551.  
  552. /* Prepare to copy thread state - unlazy all lazy status */
  553. extern void prepare_to_copy(struct task_struct *tsk);
  554.  
  555. /*
  556.  * create a kernel thread without removing it from tasklists
  557.  */
  558. extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
  559.  
  560. extern unsigned long thread_saved_pc(struct task_struct *tsk);
  561. void show_trace(struct task_struct *task, unsigned long *stack);
  562.  
  563. unsigned long get_wchan(struct task_struct *p);
  564.  
  565. #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
  566. #define KSTK_TOP(info)                                                 \
  567. ({                                                                     \
  568.        unsigned long *__ptr = (unsigned long *)(info);                 \
  569.        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
  570. })
  571.  
  572. /*
  573.  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
  574.  * This is necessary to guarantee that the entire "struct pt_regs"
  575.  * is accessable even if the CPU haven't stored the SS/ESP registers
  576.  * on the stack (interrupt gate does not save these registers
  577.  * when switching to the same priv ring).
  578.  * Therefore beware: accessing the xss/esp fields of the
  579.  * "struct pt_regs" is possible, but they may contain the
  580.  * completely wrong values.
  581.  */
  582. #define task_pt_regs(task)                                             \
  583. ({                                                                     \
  584.        struct pt_regs *__regs__;                                       \
  585.        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
  586.        __regs__ - 1;                                                   \
  587. })
  588.  
  589. #define KSTK_EIP(task) (task_pt_regs(task)->eip)
  590. #define KSTK_ESP(task) (task_pt_regs(task)->esp)
  591.  
  592.  
  593. struct microcode_header {
  594.     unsigned int hdrver;
  595.     unsigned int rev;
  596.     unsigned int date;
  597.     unsigned int sig;
  598.     unsigned int cksum;
  599.     unsigned int ldrver;
  600.     unsigned int pf;
  601.     unsigned int datasize;
  602.     unsigned int totalsize;
  603.     unsigned int reserved[3];
  604. };
  605.  
  606. struct microcode {
  607.     struct microcode_header hdr;
  608.     unsigned int bits[0];
  609. };
  610.  
  611. typedef struct microcode microcode_t;
  612. typedef struct microcode_header microcode_header_t;
  613.  
  614. /* microcode format is extended from prescott processors */
  615. struct extended_signature {
  616.     unsigned int sig;
  617.     unsigned int pf;
  618.     unsigned int cksum;
  619. };
  620.  
  621. struct extended_sigtable {
  622.     unsigned int count;
  623.     unsigned int cksum;
  624.     unsigned int reserved[3];
  625.     struct extended_signature sigs[0];
  626. };
  627.  
  628. /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
  629. static inline void rep_nop(void)
  630. {
  631.     __asm__ __volatile__("rep;nop": : :"memory");
  632. }
  633.  
  634. #define cpu_relax()    rep_nop()
  635.  
  636. /* generic versions from gas */
  637. #define GENERIC_NOP1    ".byte 0x90\n"
  638. #define GENERIC_NOP2        ".byte 0x89,0xf6\n"
  639. #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
  640. #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
  641. #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
  642. #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
  643. #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
  644. #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
  645.  
  646. /* Opteron nops */
  647. #define K8_NOP1 GENERIC_NOP1
  648. #define K8_NOP2    ".byte 0x66,0x90\n" 
  649. #define K8_NOP3    ".byte 0x66,0x66,0x90\n" 
  650. #define K8_NOP4    ".byte 0x66,0x66,0x66,0x90\n" 
  651. #define K8_NOP5    K8_NOP3 K8_NOP2 
  652. #define K8_NOP6    K8_NOP3 K8_NOP3
  653. #define K8_NOP7    K8_NOP4 K8_NOP3
  654. #define K8_NOP8    K8_NOP4 K8_NOP4
  655.  
  656. /* K7 nops */
  657. /* uses eax dependencies (arbitary choice) */
  658. #define K7_NOP1  GENERIC_NOP1
  659. #define K7_NOP2    ".byte 0x8b,0xc0\n" 
  660. #define K7_NOP3    ".byte 0x8d,0x04,0x20\n"
  661. #define K7_NOP4    ".byte 0x8d,0x44,0x20,0x00\n"
  662. #define K7_NOP5    K7_NOP4 ASM_NOP1
  663. #define K7_NOP6    ".byte 0x8d,0x80,0,0,0,0\n"
  664. #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
  665. #define K7_NOP8        K7_NOP7 ASM_NOP1
  666.  
  667. #ifdef CONFIG_MK8
  668. #define ASM_NOP1 K8_NOP1
  669. #define ASM_NOP2 K8_NOP2
  670. #define ASM_NOP3 K8_NOP3
  671. #define ASM_NOP4 K8_NOP4
  672. #define ASM_NOP5 K8_NOP5
  673. #define ASM_NOP6 K8_NOP6
  674. #define ASM_NOP7 K8_NOP7
  675. #define ASM_NOP8 K8_NOP8
  676. #elif defined(CONFIG_MK7)
  677. #define ASM_NOP1 K7_NOP1
  678. #define ASM_NOP2 K7_NOP2
  679. #define ASM_NOP3 K7_NOP3
  680. #define ASM_NOP4 K7_NOP4
  681. #define ASM_NOP5 K7_NOP5
  682. #define ASM_NOP6 K7_NOP6
  683. #define ASM_NOP7 K7_NOP7
  684. #define ASM_NOP8 K7_NOP8
  685. #else
  686. #define ASM_NOP1 GENERIC_NOP1
  687. #define ASM_NOP2 GENERIC_NOP2
  688. #define ASM_NOP3 GENERIC_NOP3
  689. #define ASM_NOP4 GENERIC_NOP4
  690. #define ASM_NOP5 GENERIC_NOP5
  691. #define ASM_NOP6 GENERIC_NOP6
  692. #define ASM_NOP7 GENERIC_NOP7
  693. #define ASM_NOP8 GENERIC_NOP8
  694. #endif
  695.  
  696. #define ASM_NOP_MAX 8
  697.  
  698. /* Prefetch instructions for Pentium III and AMD Athlon */
  699. /* It's not worth to care about 3dnow! prefetches for the K6
  700.    because they are microcoded there and very slow.
  701.    However we don't do prefetches for pre XP Athlons currently
  702.    That should be fixed. */
  703. #define ARCH_HAS_PREFETCH
  704. static inline void prefetch(const void *x)
  705. {
  706.     alternative_input(ASM_NOP4,
  707.               "prefetchnta (%1)",
  708.               X86_FEATURE_XMM,
  709.               "r" (x));
  710. }
  711.  
  712. #define ARCH_HAS_PREFETCH
  713. #define ARCH_HAS_PREFETCHW
  714. #define ARCH_HAS_SPINLOCK_PREFETCH
  715.  
  716. /* 3dnow! prefetch to get an exclusive cache line. Useful for 
  717.    spinlocks to avoid one state transition in the cache coherency protocol. */
  718. static inline void prefetchw(const void *x)
  719. {
  720.     alternative_input(ASM_NOP4,
  721.               "prefetchw (%1)",
  722.               X86_FEATURE_3DNOW,
  723.               "r" (x));
  724. }
  725. #define spin_lock_prefetch(x)    prefetchw(x)
  726.  
  727. extern void select_idle_routine(const struct cpuinfo_x86 *c);
  728.  
  729. #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
  730.  
  731. extern unsigned long boot_option_idle_override;
  732. extern void enable_sep_cpu(void);
  733. extern int sysenter_setup(void);
  734.  
  735. #ifdef CONFIG_MTRR
  736. extern void mtrr_ap_init(void);
  737. extern void mtrr_bp_init(void);
  738. #else
  739. #define mtrr_ap_init() do {} while (0)
  740. #define mtrr_bp_init() do {} while (0)
  741. #endif
  742.  
  743. #ifdef CONFIG_X86_MCE
  744. extern void mcheck_init(struct cpuinfo_x86 *c);
  745. #else
  746. #define mcheck_init(c) do {} while(0)
  747. #endif
  748.  
  749. #endif /* __ASM_I386_PROCESSOR_H */
  750.