home *** CD-ROM | disk | FTP | other *** search
/ PC Welt 2006 October (DVD) / PCWELT_10_2006.ISO / fscommand / papers / 182.swf / texts / 313.txt < prev    next >
Encoding:
Text File  |  2006-08-11  |  2.7 KB  |  79 lines
  1. Superskalar: Die Core-Architektur f├╝hrt pro Taktzyklus vier Be- 
  2. --- RECORDSEPARATOR ---
  3. fehle gleichzeitig aus. Damit bietet Core eine 33 Prozent h├╢here 
  4. --- RECORDSEPARATOR ---
  5. Bandbreite als NetBurst- und Core-Duo-CPUs. (Quelle: Intel)
  6. --- RECORDSEPARATOR ---
  7.  
  8. --- RECORDSEPARATOR ---
  9. nicht nur die Performance eines Prozessors, 
  10. --- RECORDSEPARATOR ---
  11. sondern sorgt auch f├╝r eine bessere Energieef- 
  12. --- RECORDSEPARATOR ---
  13. fizienz. Hinter dem Begriff ┬îWide Dynamic 
  14. --- RECORDSEPARATOR ---
  15. Execution┬ì verbirgt sich zuerst einmal eine 
  16. --- RECORDSEPARATOR ---
  17. klassische Out-of-Order-Architektur nach dem 
  18. --- RECORDSEPARATOR ---
  19. spekulativen Verfahren. Out-of-Order hei├ƒt, die 
  20. --- RECORDSEPARATOR ---
  21. CPU arbeitet die Befehle in einer ┬îoptimierten┬ì 
  22. --- RECORDSEPARATOR ---
  23. Reihenfolge ab, und nicht in der eingelesenen. 
  24. --- RECORDSEPARATOR ---
  25. Dies erm├╢glicht eine bessere Auslastung der 
  26. --- RECORDSEPARATOR ---
  27. Funktionseinheiten der CPU. Dabei f├╝hrt der 
  28. --- RECORDSEPARATOR ---
  29. Prozessor Instruktionen auch ┬îspekulativ┬ì 
  30. --- RECORDSEPARATOR ---
  31. durch, in der Hoffnung, die Ergebnisse werden 
  32. --- RECORDSEPARATOR ---
  33. demn├ñchst sowieso ben├╢tigt. Diese Hoff- 
  34. --- RECORDSEPARATOR ---
  35. nungen beruhen nat├╝rlich auf einer in der CPU 
  36. --- RECORDSEPARATOR ---
  37. durchgef├╝hrten Datenfluss-Analyse. 
  38. --- RECORDSEPARATOR ---
  39. Ein Unterschied der Core-Architektur zu Net- 
  40. --- RECORDSEPARATOR ---
  41. Burst und dem Core-Duo-Design liegt in der 
  42. --- RECORDSEPARATOR ---
  43. Be-zeichnung ┬îWide┬ì. Intels Core verarbeitet 
  44. --- RECORDSEPARATOR ---
  45. pro Taktzyklus vier Instruktionen. Dabei kann 
  46. --- RECORDSEPARATOR ---
  47. die CPU pro Taktzyklus mindestens vier Be- 
  48. --- RECORDSEPARATOR ---
  49. fehle gleichzeitig holen, dekodieren, ausf├╝hren 
  50. --- RECORDSEPARATOR ---
  51. und die Ergebnisse in den L1-Daten-Cache 
  52. --- RECORDSEPARATOR ---
  53. ├╝bertragen. Die Core-Architektur ist somit vier- 
  54. --- RECORDSEPARATOR ---
  55. fach superskalar ausgelegt. Damit sind Core- 
  56. --- RECORDSEPARATOR ---
  57. CPUs der NetBurst-Architektur des Pentium D 
  58. --- RECORDSEPARATOR ---
  59. oder Xeon sowie dem Pentium-M-basierenden 
  60. --- RECORDSEPARATOR ---
  61. Core Duo klar ├╝berlegen. Diese CPUs k├╢nnen 
  62. --- RECORDSEPARATOR ---
  63. nur drei Instruktionen pro Taktzyklus parallel 
  64. --- RECORDSEPARATOR ---
  65. durchf├╝hren. 
  66. --- RECORDSEPARATOR ---
  67. Die Pipeline der Core-Architektur ist mit 14 
  68. --- RECORDSEPARATOR ---
  69. Stufen deutlich k├╝rzer ausgelegt als bei aktu- 
  70. --- RECORDSEPARATOR ---
  71. ellen NetBurst-CPUs mit 31 Stufen. Die Anzahl 
  72. --- RECORDSEPARATOR ---
  73. der Stufen bezeichnet die notwendigen Schritte 
  74. --- RECORDSEPARATOR ---
  75. bei der Abarbeitung von Befehlen: beginnend 
  76. --- RECORDSEPARATOR ---
  77. mit dem Einlesen einer neuen Instruktion in 
  78. --- RECORDSEPARATOR ---
  79. die CPU bis zur Ausgabe des Ergebnisses.