home *** CD-ROM | disk | FTP | other *** search
/ InfoMagic Standards 1993 July / Disc.iso / ccitt / 1988 / troff / 3_4_04.tro < prev    next >
Encoding:
Text File  |  1991-12-12  |  91.7 KB  |  3,652 lines
  1. .rs
  2. .\" Troff code generated by TPS Convert from ITU Original Files
  3. .\"                 Not Copyright ( c) 1991 
  4. .\"
  5. .\" Assumes tbl, eqn, MS macros, and lots of luck.
  6. .TA 1c 2c 3c 4c 5c 6c 7c 8c
  7. .ds CH
  8. .ds CF
  9. .EQ
  10. delim @@
  11. .EN
  12. .nr LL 40.5P
  13. .nr ll 40.5P
  14. .nr HM 3P
  15. .nr FM 6P
  16. .nr PO 4P
  17. .nr PD 9p
  18. .po 4P
  19.  
  20. .rs
  21. \v | 5i'
  22. .sp 2P
  23. .LP
  24. \fBRecommendation G.708\fR 
  25. .RT
  26. .sp 2P
  27. .sp 1P
  28. .ce 1000
  29. \fBNETWORK NODE INTERFACE FOR THE SYNCHRONOUS DIGITAL HIERARCHY\fR 
  30. .EF '%    Fascicle\ III.4\ \(em\ Rec.\ G.708''
  31. .OF '''Fascicle\ III.4\ \(em\ Rec.\ G.708    %'
  32. .ce 0
  33. .sp 1P
  34. .ce 1000
  35. \fI(Melbourne, 1988)\fR 
  36. .sp 9p
  37. .RT
  38. .ce 0
  39. .sp 1P
  40. .LP
  41.     The CCITT,
  42. .sp 1P
  43. .RT
  44. .sp 1P
  45. .LP
  46. \fIconsidering\fR 
  47. .sp 9p
  48. .RT
  49. .PP
  50. (a)
  51. that network node interface (NNI) specifications are
  52. necessary to enable interconnection of synchronous digital network elements 
  53. for transport of payloads, including digital signals of the asynchronous 
  54. hierarchy defined in Recommendation G.702; 
  55. .PP
  56. (b)
  57. that Recommendation G.707 describes the advantages offered by a synchronous 
  58. digital hierarchy and multiplexing method and specifies a set of synchronous 
  59. digital hierarchy bit rates; 
  60. .PP
  61. (c)
  62. that Recommendation G.709 specifies the multiplexing
  63. structures;
  64. .PP
  65. (d)
  66. that Recommendations G.707, G.708 and G.709 form a coherent set of specifications 
  67. for the synchronous digital hierarchy and NNI; 
  68. .PP
  69. (e)
  70. that Recommendation G.802 specifies the interworking
  71. between networks based on different asynchronous digital hierarchies and 
  72. speech encoding laws, 
  73. .sp 1P
  74. .LP
  75. \fIrecommends\fR 
  76. .sp 9p
  77. .RT
  78. .PP
  79. that the frame structure for multiplexed digital signals at the
  80. network node interface of a synchronous digital network including ISDN 
  81. should be as described in this Recommendation. 
  82. .sp 2P
  83. .LP
  84. \fB1\fR     \fBLocation of NNI\fR 
  85. .sp 1P
  86. .RT
  87. .PP
  88. Figure 1\(hy1/G.708 gives a possible network configuration to
  89. illustrate the location of the network node interface specified in this
  90. Recommendation.
  91. .RT
  92. .LP
  93. .rs
  94. .sp 21P
  95. .ad r
  96. \fBFigure 1\(hy1/G.708, p.  \fR 
  97. .sp 1P
  98. .RT
  99. .ad b
  100. .RT
  101. .LP
  102. .bp
  103. .sp 2P
  104. .LP
  105. \fB2\fR     \fBBasic multiplexing principle and multiplexing elements\fR 
  106. .sp 1P
  107. .RT
  108. .sp 1P
  109. .LP
  110. 2.1
  111.     \fIGeneral\fR 
  112. .sp 9p
  113. .RT
  114. .PP
  115. Frame structures and overheads in this Recommendation are mainly in the 
  116. context of circuit mode connection types rather than asynchronous transfer 
  117. mode (ATM). ATM based multiplexing principles are under study. 
  118. .PP
  119. Figure 2\(hy1/G.708 shows the relationship between various multiplexing 
  120. elements that are defined below, and illustrates possible multiplexing 
  121. structures.
  122. .PP
  123. Figures 2\(hy2/G.708, 2\(hy3/G.708 and 2\(hy4/G.708 are examples of how
  124. various signals are multiplexed using these multiplexing elements.
  125. .PP
  126. The legends used in these figures are defined in\ \(sc\ 2.2.
  127. .PP
  128. Details of the multiplexing method and 
  129. mappings
  130. are given in   Recommendation\ G.709.
  131. .PP
  132. \fINote\fR \ \(em\ When signals at bit rates of the various multiplexing
  133. elements of the synchronous digital hierarchy (Recommendations\ G.707, G.708,
  134. G.709) are different from existing hierarchy levels in Recommen
  135. dation\ G.702, the signals are not required to be transported via digital 
  136. networks which are in line with 
  137. Recommendation\ G.702.
  138. .RT
  139. .sp 2P
  140. .LP
  141. 2.2
  142.     \fIDefinitions\fR 
  143. .sp 1P
  144. .RT
  145. .sp 1P
  146. .LP
  147. 2.2.1
  148.     \fIContainer\fR , \fIC\(hyn (n = 1 to 4)\fR 
  149. .sp 9p
  150. .RT
  151. .PP
  152. This element is a defined unit of payload capacity which is
  153. dimensioned to carry any of the levels currently defined in Recommendation
  154. G.702 and may also provide capacity for transport of broadband signals which
  155. are not yet defined.
  156. .RT
  157. .sp 1P
  158. .LP
  159. 2.2.2
  160.     \fIVirtual container\fR , \fIVC\fR \fI\(hyn\fR 
  161. .sp 9p
  162. .RT
  163. .PP
  164. Two types of virtual containers have been identified:
  165. .RT
  166. .LP
  167.     \(em
  168.     \fIBasic virtual container, VC\(hyn (n = 1, 2)\fR 
  169. .LP
  170.     This element comprises a single C\(hy\fIn (n = 1, 2)\fR plus the
  171. basic virtual container path overhead (POH) appropriate to that level.
  172. .LP
  173.     \(em
  174.     \fIHigher order virtual container to VC\(hyn (n = 3, 4)\fR 
  175. .LP
  176.      This element comprises a single C\(hy\fIn (n = 3, 4)\fR , an assembly 
  177. of tributary unit groups (TUG\(hy2s) or an assembly of TU\(hy3s, together 
  178. with virtual container POH appropriate to that level. 
  179. .LP
  180. .rs
  181. .sp 17P
  182. .ad r
  183. \fBFigure 2\(hy1/G.708, p. 2\ \ \ 
  184. A L'ITALIENNE\fR 
  185. .sp 1P
  186. .RT
  187. .ad b
  188. .RT
  189. .LP
  190. .bp
  191. .LP
  192. .rs
  193. .sp 47P
  194. .ad r
  195. \fBFigure 2\(hy2/G.708, p. 3\fR 
  196. .sp 1P
  197. .RT
  198. .ad b
  199. .RT
  200. .LP
  201. .bp
  202. .LP
  203. .rs
  204. .sp 47P
  205. .ad r
  206. \fBFigure 2\(hy3/G.708, p. 4\fR 
  207. .sp 1P
  208. .RT
  209. .ad b
  210. .RT
  211. .LP
  212. .bp
  213. .LP
  214. .rs
  215. .sp 23P
  216. .ad r
  217. \fBFigure 2\(hy4/G.708, p. 5\fR 
  218. .sp 1P
  219. .RT
  220. .ad b
  221. .RT
  222. .sp 1P
  223. .LP
  224. 2.2.3
  225.     \fITributary unit\fR \fITU\fR \fI\(hyn (n = 1 to 3)\fR 
  226. .sp 9p
  227. .RT
  228. .PP
  229. This element consists of a virtual container plus a tributary unit pointer. 
  230. A tributary unit pointer indicates the phase alignment of the virtual container 
  231. (VC\(hy\fIn\fR ) with respect to the POH of the next higher level virtual 
  232. containers in which it resides. The tributary unit pointer location is fixed
  233. with respect to this higher level POH.
  234. .PP
  235. In certain applications (for example, synchronous mapping providing
  236. direct observability of 64 kbit/s channels) the basic virtual container 
  237. has a fixed phase\(hyalignment with respect to the higher level virtual 
  238. container. In 
  239. this case, the basic virtual container (VC\(hy1) POH and TU\(hy1 pointer are
  240. null.
  241. .RT
  242. .sp 1P
  243. .LP
  244. 2.2.4
  245.     \fITributary unit group\fR , \fITUG\fR \fI\(hy2\fR 
  246. .sp 9p
  247. .RT
  248. .PP
  249. This element consists of a homogeneous assembly of TU\(hy1s or a
  250. single TU\(hy2.
  251. .RT
  252. .sp 1P
  253. .LP
  254. 2.2.5
  255.     \fIAdministrative unit, AU\fR \fI\(hyn (n = 3, 4)\fR 
  256. .sp 9p
  257. .RT
  258. .PP
  259. This element consists of a VC\(hy\fIn\fR (\fIn\fR = 3, 4) plus an
  260. administrative unit pointer (AU\ PTR)
  261. . An administrative unit pointer indicates the phase alignment of the VC\(hy\fIn 
  262. (n = 3, 4)\fR with respect to the 
  263. STM\(hy1 frame. The administrative unit pointer location is fixed with 
  264. respect to the STM\(hy1 frame. 
  265. .RT
  266. .sp 1P
  267. .LP
  268. 2.2.6
  269.     \fISynchronous transport module level 1, STM\(hy1\fR 
  270. .sp 9p
  271. .RT
  272. .PP
  273. This element is the basic building block of the synchronous
  274. digital hierarchy and it comprises either one AU\(hy4 or multiple AU\(hy3s,
  275. together with the section overhead (SOH).
  276. .RT
  277. .sp 1P
  278. .LP
  279. 2.2.7
  280.     \fISynchronous transport module\fR \fIlevel N, STM\(hyN\fR 
  281. .sp 9p
  282. .RT
  283. .PP
  284. This element defines the N\(hyth level of the synchronous\(hydigital
  285. hierarchy and contains N synchronously multiplexed STM\(hy1 signals.
  286. .PP
  287. The STM\(hyN\(hysignal can be obtained via single\(hyor multiple\(hystage
  288. multiplexing.
  289. .PP
  290. Values of N correspond to the synchronous digital hierarchy levels
  291. given in Recommendation\ G.707.
  292. .bp
  293. .RT
  294. .LP
  295. \fB3\fR     \fBFrame structure\fR 
  296. .sp 1P
  297. .RT
  298. .sp 2P
  299. .LP
  300. 3.1
  301.     \fILevel 1: 155 520 kbit/s (STM\(hy1)\fR 
  302. .sp 1P
  303. .RT
  304. .sp 1P
  305. .LP
  306. 3.1.1
  307.     \fIBasic frame structure\fR 
  308. .sp 9p
  309. .RT
  310. .PP
  311. The STM\(hy1 frame structure is shown in Figure\ 3\(hy1/G.708. The three 
  312. main areas of the STM\(hy1 frame are indicated: 
  313. .RT
  314. .LP
  315.     \(em
  316.     section overhead;
  317. .LP
  318.     \(em
  319.     AU pointers;
  320. .LP
  321.     \(em
  322.     STM\(hy1 payload.
  323. .LP
  324. .rs
  325. .sp 16P
  326. .ad r
  327. \fBFigure 3\(hy1/G.708, p.  \fR 
  328. .sp 1P
  329. .RT
  330. .ad b
  331. .RT
  332. .sp 1P
  333. .LP
  334. 3.1.2
  335.     \fISection overhead\fR 
  336. .sp 9p
  337. .RT
  338. .PP
  339. Rows 1\(hy3 and 5\(hy9 of columns 1\(hy9 of the STM\(hy1 in Figure 3\(hy1/G.708
  340. are dedicated to the section overhead.
  341. .PP
  342. The allocation of section overhead capacity and functions is given in Figure 
  343. 3\(hy4a/G.708. An explanation of the overhead functions is given 
  344. in\ \(sc\ 5.
  345. .RT
  346. .sp 1P
  347. .LP
  348. 3.1.3
  349.     \fIAdministrative unit\fR \fI(AU) pointers\fR 
  350. .sp 9p
  351. .RT
  352. .PP
  353. Row 4 of columns 1\(hy9 and row 1\(hy3 of columns 11\(hy14 in Figure
  354. 3\(hy1/G.708 are available for AU pointers. The positions of the pointers 
  355. of the AUs for different organizations of the STM\(hy1 payload are shown 
  356. in Table 
  357. 3\(hy1/G.708. The application of pointers and their detailed specifications are
  358. given in Recommendation\ G.709.
  359. .RT
  360. .ce
  361. \fBH.T. [T1.708]\fR 
  362. .ce
  363. TABLE\ 3\(hy1/G.708
  364. .ce
  365. \fBPosition of AU pointers\fR 
  366. .ps 9
  367. .vs 11
  368. .nr VS 11
  369. .nr PS 9
  370. .TS
  371. center box;
  372. cw(36p) | cw(108p) .
  373. AU    Position of AU pointer
  374. _
  375. .T&
  376. cw(36p) | cw(108p) .
  377. 31    Areas A and B
  378. _
  379. .T&
  380. cw(36p) | cw(108p) .
  381. 32    Area A\fBs and B\fR
  382. _
  383. .T&
  384. cw(36p) | cw(108p) .
  385. \ 4    Area A\fBs and B\fR
  386. _
  387. .TE
  388. .nr PS 9
  389. .RT
  390. .ad r
  391. \fBTable 3\(hy1/G.708 [T1.708], p.  \fR 
  392. .sp 1P
  393. .RT
  394. .ad b
  395. .RT
  396. .LP
  397. .bp
  398. .sp 1P
  399. .LP
  400. 3.1.4
  401.     \fIAdministrative units\fR \fIin the STM\(hy1\fR 
  402. .sp 9p
  403. .RT
  404. .PP
  405. The STM\(hy1 payload can suppport the following types and numbers of administrative 
  406. units: 
  407. .RT
  408. .LP
  409.     \(em
  410.     one AU\(hy4; or three AU\(hy32s; or four AU\(hy31s.
  411. .PP
  412. The VC\(hy\fIn\fR associated with each AU\(hy\fIn\fR does not have a fixed 
  413. phase with respect to the STM\(hy1 frame. The location of the first byte 
  414. of the VC\(hy\fIn\fR is indicated by the AU\(hy\fIn\fR pointer. The AU\(hy\fIn\fR 
  415. pointer is in a fixed location in the STM\(hy1 frame as illustrated in 
  416. Figures\ 2\(hy2/G.708 to 2\(hy4/G.708 and 
  417. 3\(hy1/G.708 to 3\(hy3/G.708.
  418. .PP
  419. The AU\(hy4 may be used to carry, via the VC\(hy4, three TU\(hy32s or four
  420. TU\(hy31s. This nested arrangement is illustrated in Figures 3\(hy2/G.708 and
  421. 3\(hy3/G.708.
  422. The VC\(hy3 associated with each TU\(hy3 does not have a fixed phase relationship 
  423. with respect to the start of the VC\(hy4. The TU\(hy3 pointer is in a fixed 
  424. location in the VC\(hy4 and the location of the first byte of the VC\(hy3 
  425. is indicated by the TU\(hy3 pointer (illustrated in Figures 3\(hy2/G.708 
  426. and 3\(hy3/G.708). 
  427. .RT
  428. .LP
  429. .rs
  430. .sp 22P
  431. .ad r
  432. \fBFIGURE 3\(hy2/G.708,p .\fR 
  433. .sp 1P
  434. .RT
  435. .ad b
  436. .RT
  437. .LP
  438. .rs
  439. .sp 17P
  440. .ad r
  441. \fBFIGURE 3\(hy3/G.708,p .\fR 
  442. .sp 1P
  443. .RT
  444. .ad b
  445. .RT
  446. .LP
  447. .bp
  448. .sp 1P
  449. .LP
  450. 3.1.5
  451.     \fIVC\(hy4 and VC\(hy3 path overheads\fR 
  452. .sp 9p
  453. .RT
  454. .PP
  455. The allocation of the VC\(hy4 and VC\(hy3 path overhead capacity and
  456. functions is given in Figure 3\(hy4/G.708. An explanation of the overhead
  457. functions is given in\ \(sc\ 5.
  458. .PP
  459. The position of the VC\(hy4 and VC\(hy3 path overhead is specified in
  460. Recommendation\ G.709.
  461. .RT
  462. .LP
  463. .rs
  464. .sp 26P
  465. .ad r
  466. \fBFigure 3\(hy4/G.708, p.  \fR 
  467. .sp 1P
  468. .RT
  469. .ad b
  470. .RT
  471. .sp 1P
  472. .LP
  473. 3.2
  474.     \fILevel 4: 622 080 kbitB/Fs (STM\(hy4)\fR 
  475. .sp 9p
  476. .RT
  477. .PP
  478. This level is obtained by one\(hybyte interleaving of four STM\(hy1s as 
  479. illustrated in Figure 3\(hy5/G.708. 
  480. .PP
  481. The SOH of the STM\(hy1s shall be 125 s phase aligned prior to
  482. multiplexing such that the SOH of the resulting STM\(hy4 is contained in 
  483. the first 36 columns. The AU pointer value(s) of each STM\(hy1 is/are adjusted 
  484. to indicate the start of the VC(s) with respect to this new position of 
  485. the AU pointer(s) which is fixed relative to the STM\(hy4 SOH. 
  486. .RT
  487. .LP
  488. .rs
  489. .sp 10P
  490. .ad r
  491. \fBFIGURE 3\(hy5/G.708,p .\fR 
  492. .sp 1P
  493. .RT
  494. .ad b
  495. .RT
  496. .LP
  497. .bp
  498. .sp 2P
  499. .LP
  500. \fB4\fR     \fBInterconnection of STM\(hy1s\fR 
  501. .sp 1P
  502. .RT
  503. .PP
  504. The synchronous digital hierarchy, specified in
  505. Recommendations\ G.707, G.708 and G.709, is designed to be universal, allowing 
  506. transport of a large variety of signals including those specified in 
  507. Recommendation\ G.702.
  508. .PP
  509. However, there are a number of options for structuring an STM\(hy1. This 
  510. section provides guidelines for the interconnection of STM\(hy1s. Two general 
  511. cases are considered:
  512. .RT
  513. .LP
  514.     \(em
  515.     Case 1: STM\(hy1s having the same structure (detailed
  516. in\ \(sc\ 4.1);
  517. .LP
  518.     \(em
  519.     Case 2: STM\(hy1s having different structures (detailed
  520. in\ \(sc\ 4.2).
  521. .sp 1P
  522. .LP
  523. 4.1
  524.     \fIInterconnection of STM\(hy1s having the same structure\fR 
  525. .sp 9p
  526. .RT
  527. .PP
  528. The interconnection unit used between STM\(hy1s is the VC associated with 
  529. the AU. This arrangement is shown in row\ i) of Table 4\(hy1/G.708. 
  530. .RT
  531. .sp 1P
  532. .LP
  533. 4.2
  534.     \fIInterconnection of STM\(hy1s having different structures\fR 
  535. .sp 9p
  536. .RT
  537. .PP
  538. In the case of STM\(hy1s having different structures, the following
  539. guidelines should be used to facilitate interconnection by bilateral
  540. agreement or to resolve contention.
  541. .PP
  542. The method of interconnection between STM\(hy1s having different
  543. structures depends on whether the type of AU is different or whether the 
  544. type of TUG is different. The cases are considered in three categories: 
  545. .RT
  546. .LP
  547.     \(em
  548.     different types of AU\(hy3s carrying a C\(hy3 payload;
  549. .LP
  550.     \(em
  551.     different types of AU carrying the same type of TUG\(hy2;
  552. .LP
  553.     \(em
  554.     different types of TUG\(hy2s.
  555. .sp 1P
  556. .LP
  557. 4.2.1
  558.     \fIDifferent types of AU\(hy3s carrying a C\(hy3 payload\fR 
  559. .sp 9p
  560. .RT
  561. .PP
  562. For the interconnection of different types of AU\(hy3s carrying a C\(hy3 
  563. payload, the C\(hy3 payload is transferred from the AU\(hy3 to a corresponding 
  564. TU\(hy3. This TU\(hy3 is then assembled into a VC\(hy4 using the nested 
  565. approach illustrated in Figure\ 3\(hy3/G.708. This arrangement is shown 
  566. in row\ ii) of Table 4\(hy1/G.708, and is intended to facilitate the transit 
  567. of C\(hy3 in a VC\(hy3 across a network 
  568. which cannot support the associated AU\(hy3.
  569. .RT
  570. .sp 1P
  571. .LP
  572. 4.2.2
  573.     \fIDifferent types of AU carrying the same type of TUG\fR 
  574. .sp 9p
  575. .RT
  576. .PP
  577. For the interconnection of a different type of AU carrying the same type 
  578. of TUG\(hy2, the TUG\(hy2s are transferred between the dissimilar AUs. 
  579. In the 
  580. absence of bilateral agreement on an AU\(hy3 type, the AU\(hy4 shall be 
  581. used. This 
  582. arrangement is shown in row\ iii) of Table 4\(hy1/G.708.
  583. .RT
  584. .sp 1P
  585. .LP
  586. 4.2.3
  587.     \fIDifferent types of TUG\(hy2s\fR 
  588. .sp 9p
  589. .RT
  590. .PP
  591. For the interconnection of different types of TUG\(hy2s, the TU\(hy1s are 
  592. transferred from the TUG\(hy22 to the TUG\(hy21. The TUG\(hy21 is used 
  593. as the 
  594. interconnection unit. In the absence of bilateral agreement on an AU\(hy3 type,
  595. the TUG\(hy21s are directly assembled into a VC\(hy4. This arrangement 
  596. is shown in 
  597. row\ iv) of Table 4\(hy1/G.708.
  598. .PP
  599. The method of interconnection between an AU\(hy31 containing TUG\(hy21s 
  600. and an AU\(hy31 containing TUG\(hy22s is for further study. 
  601. .RT
  602. .sp 2P
  603. .LP
  604. \fB5\fR     \fBOverhead functions\fR 
  605. .sp 1P
  606. .RT
  607. .sp 1P
  608. .LP
  609. 5.1
  610.     \fITypes of overhead\fR 
  611. .sp 9p
  612. .RT
  613. .PP
  614. Several types of overhead have been identified for application in the synchronous 
  615. digital hierarchy. The types of overhead described below and 
  616. their applications are shown in Figure\ 5\(hy1/G.708.
  617. .RT
  618. .sp 1P
  619. .LP
  620. 5.1.1
  621.     \fISection overhead\fR \fI(SOH)\fR 
  622. .sp 9p
  623. .RT
  624. .PP
  625. Section overhead capacity is added to either an AU\(hy4 or an assembly 
  626. of AU\(hy3s to create an STM\(hy1. The content always includes STM\(hy1 
  627. framing. Content representing section performance monitoring and other 
  628. maintenance and 
  629. operational functions can be added or modified without disassembly of the
  630. STM\(hy1, as appropriate, for various configurations of elements (e.g.
  631. intermediate regenerator monitoring, protection switching
  632. control).
  633. .bp
  634. .RT
  635. .ce
  636. \fBH.T. [T2.708]\fR 
  637. .ps 9
  638. .vs 11
  639. .nr VS 11
  640. .nr PS 9
  641. .TS
  642. center box;
  643. cw(342p) .
  644. TABLE\ 4\(hy1/G.708
  645. .T&
  646. cw(342p) .
  647.  {
  648. \fBInterconnection of STM\(hy1s\fR
  649.  }
  650. .TE
  651. .TS
  652. center box ;
  653. lw(12p) | cw(54p) | cw(66p) | cw(24p) sw(18p) | cw(72p) | cw(54p) | cw(42p) , ^  | ^  | ^  | c | c | ^ | ^ | ^ .
  654.     STM\(hy1 structure A    Conversion steps    Interconnection    Conversion steps    STM\(hy1 structure B    Parameters
  655.              {
  656. STM\(hy1
  657. structure
  658. if needed
  659.  }    Intercon\(hy  nection unit
  660. _
  661. .T&
  662. cw(12p) | lw(54p) | lw(66p) | lw(24p) | lw(18p) | lw(72p) | lw(54p) | lw(42p) .
  663. i)     {
  664. AU\(hy\fIx\fR
  665. /C\(hy\fIx\fR
  666. or
  667. TUG\(hy2\fIp\fR
  668.  }     {
  669. AU\(hy\fIx\fR
  670. \(ra VC\(hy\fIx\fR
  671.  }    AU\(hy\fIx\fR    VC\(hy\fIx\fR     {
  672. VC\(hy\fIx\fR
  673. \(<- AU\(hy\fIx\fR
  674.  }     {
  675. AU\(hy\fIx\fR
  676. /C\(hy\fIx\fR
  677. or
  678. TUG\(hy2\fIp\fR
  679.  }     {
  680. \fIx\fR
  681. = 4, 32 or 31
  682. \fIp\fR
  683. = 1 or 2
  684.  }
  685. _
  686. .T&
  687. cw(12p) | lw(54p) | lw(66p) | lw(24p) | lw(18p) | lw(72p) | lw(54p) | lw(42p) .
  688. ii)     {
  689. AU\(hy3\fIx\fR
  690. /C\(hy3\fIx\fR
  691.  }     {
  692. AU\(hy3\fIx\fR
  693. \(ra VC\(hy3\fIx\fR
  694. \(ra TU\(hy3\fIx\fR
  695. \(ra
  696. \(ra VC 4
  697.  }    AU\(hy4    VC\(hy4    VC\(hy4 \(<- AU\(hy4     {
  698. AU\(hy4/TU\(hy3\fIx\fR
  699. /C\(hy3\fIx\fR
  700.  }    \fIx\fR = 1 or 2
  701. _
  702. .T&
  703. cw(12p) | lw(54p) | lw(66p) | lw(24p) | lw(18p) | lw(72p) | lw(54p) | lw(42p) .
  704. iii)     {
  705. AU\(hy\fIx\fR
  706. /TUG\(hy2\fIp\fR
  707.  }     {
  708. AU\(hy\fIx\fR
  709. \(ra VC\(hy\fIx\fR
  710. \(ra TUG\(hy2\fIp\fR
  711.  }     {
  712. AU\(hy\fIy\fR
  713.  | ua\d\u)\d
  714.  }    TUG\(hy2\fIp\fR     {
  715. TUG\(hy2\fIp\fR
  716. \(<- VC\(hy\fIz\fR
  717. \(<- AU\(hy\fIz\fR
  718.  }     {
  719. AU\(hy\fIz\fR
  720. /TUG\(hy2\fIp\fR
  721.  }     {
  722. \fIx\fR
  723. = 4, 32 or 31
  724. \fIy\fR
  725. = 4, 32 or 31
  726. \fIz\fR
  727. = 4, 32 or 31; \fIz\fR
  728. \(!= \fIx\fR
  729. \fIp\fR
  730. = 1 or 2
  731.  }
  732. _
  733. .T&
  734. cw(12p) | lw(54p) | lw(66p) | lw(24p) | lw(18p) | lw(72p) | lw(54p) | lw(42p) .
  735. iv)     {
  736. AU\(hy\fIx\fR
  737. /TUG\(hy22/TU\(hy1\fIp\fR
  738.  }     {
  739. AU\(hy\fIx\fR
  740. \(ra VC\(hy\fIx\fR
  741. \(ra TUG\(hy21
  742.  }     {
  743. AU\(hy\fIy\fR
  744.  | ua\d\u)\d
  745.  }    TUG\(hy21     {
  746. TUG\(hy21 \(<- TU\(hy1\fIp\fR
  747. \(<- TUG\(hy22 \(<-
  748. \(<- VC\(hy\fIz\fR
  749. \(<- AU\(hy\fIz\fR
  750.  }     {
  751. AU\(hy\fIz\fR
  752. /TUG\(hy22/TU\(hy1\fIp\fR
  753.  }     {
  754. \fIx\fR
  755. = 4, 32 or 31
  756. \fIy\fR
  757. = 4, 32 or 31
  758. \fIz\fR
  759. = 4 or 31; \fIz\fR
  760. \(!= \fIx\fR
  761. \fIp\fR
  762. = 1 or 2
  763. (see note)
  764.  }
  765. .TE
  766. .LP/
  767. Item to the left is carrying item to the right.
  768. .IP \(ra
  769. Conversion \*QFrom \(ra To\*U (to arrive at the interconnection unit).
  770. .LP
  771. \ua\d\u)\d
  772. In the absence of a bilateral agreement on an AU\(hy3, an AU\(hy4
  773. should be used.
  774. .LP
  775. \fINote\fR
  776. \ \(em\ The case where \fIx\fR
  777. = 31 and \fIz\fR
  778. = 31 is for further study.
  779. .nr PS 9
  780. .RT
  781. .ad r
  782. \fBTableau 4\(hy1/G.708 [T2.708], p. 12\ \ \ A L'ITALIENNE\fR 
  783. .sp 1P
  784. .RT
  785. .ad b
  786. .RT
  787. .LP
  788. .bp
  789. .sp 1P
  790. .LP
  791. 5.1.2
  792.     \fIVirtual container path overhead\fR \fI(POH)\fR 
  793. .sp 9p
  794. .RT
  795. .PP
  796. Virtual container path overhead provides for communication between the 
  797. point of assembly of a virtual container and its point of disassembly. 
  798. Two categories of virtual container path overhead have been identified: 
  799. .RT
  800. .LP
  801.     \(em
  802.     \fIBasic virtual container path overhead\fR 
  803. \fI(VC\(hy1, 2 POH)\fR 
  804. .LP
  805.     Basic virtual container POH is added to the container (C\(hy1, 2)
  806. when the VC\(hy1, 2 is created. Among the functions included in this overhead 
  807. are virtual container path performance monitoring, signals for maintenance 
  808. purposes and alarm status indications. 
  809. .LP
  810.     \(em
  811.     \fIHigher order virtual container path overhead\fR 
  812. \fI(VC\(hy3, 4 POH)\fR 
  813. .LP
  814.      VC\(hy3 POH is added to either an assembly of TUG\(hy2s or a C\(hy3 to 
  815. form a VC\(hy3. VC\(hy4 POH is added to either an assembly of TU\(hy3s 
  816. or a C\(hy4 to form a 
  817. VC\(hy4. Among the functions included within this overhead are virtual 
  818. container path performance monitoring, alarm status indications, signals 
  819. for maintenance purposes and multiplex structure indications (VC\(hy3,4 
  820. composition). 
  821. .LP
  822. .rs
  823. .sp 22P
  824. .ad r
  825. \fBFigure 5\(hy1/G.708, p.  \fR 
  826. .sp 1P
  827. .RT
  828. .ad b
  829. .RT
  830. .sp 1P
  831. .LP
  832. 5.2
  833.     \fIOverhead descriptions\fR 
  834. .sp 9p
  835. .RT
  836. .PP
  837. The location of the various section and VC\(hy3, 4 path overhead bytes 
  838. in the STM\(hy1 frame is illustrated in Figure 3\(hy4/G.708. 
  839. .RT
  840. .sp 2P
  841. .LP
  842. 5.2.1
  843.     \fISOH byte descriptions\fR 
  844. .sp 1P
  845. .RT
  846. .sp 1P
  847. .LP
  848. 5.2.1.1
  849.     \fIFraming: A1, A2\fR 
  850. .sp 9p
  851. .RT
  852. .PP
  853. Six bytes are dedicated to each STM\(hy1. The pattern shall be
  854. A1A1A1A2A2A2 (A1=11110110, A2=00101000). These bytes shall be provided
  855. in all STM\(hy1 signals within an STM\(hyN.
  856. .RT
  857. .sp 1P
  858. .LP
  859. 5.2.1.2
  860.     \fIData communication channel: D1\(hyD12\fR 
  861. .sp 9p
  862. .RT
  863. .PP
  864. Twelve bytes are allocated for section data communication. These
  865. bytes are defined only for STM\(hy1 No.\ 1 of an STM\(hyN signal.
  866. .bp
  867. .RT
  868. .sp 1P
  869. .LP
  870. 5.2.1.3
  871.     \fISTM identifier: C1\fR 
  872. .sp 9p
  873. .RT
  874. .PP
  875. This is a unique number assigned to an STM\(hy1 prior to it being
  876. multiplexed to a higher STM\(hyN level. Upon demultiplexing, this byte 
  877. may be used to identify the position of any particular STM\(hy1 within 
  878. the incoming STM\(hyN 
  879. signal.
  880. .RT
  881. .sp 1P
  882. .LP
  883. 5.2.1.4
  884.     \fIOrderwire\fR : \fIE1, E2\fR 
  885. .sp 9p
  886. .RT
  887. .PP
  888. These two bytes provide orderwire channels for voice communication. These 
  889. bytes are defined only for STM\(hy1 No.\ 1 of an STM\(hyN signal. 
  890. .RT
  891. .sp 1P
  892. .LP
  893. 5.2.1.5
  894.     \fIUser channel: F1\fR 
  895. .sp 9p
  896. .RT
  897. .PP
  898. This byte is reserved for user purposes (e.g. network operators). This 
  899. byte is defined only for STM\(hy1 No.\ 1 of an STM\(hyN signal. 
  900. .RT
  901. .sp 1P
  902. .LP
  903. 5.2.1.6
  904.     \fIBIP\(hy8: B1\fR 
  905. .sp 9p
  906. .RT
  907. .PP
  908. One byte is allocated in each STM\(hy1 for a bit error monitoring
  909. function of an elementary regenerator section. This function shall be a 
  910. Bit Interleaved Parity 8 (BIP\(hy8) code
  911. using even parity. The BIP\(hy8 is computed over all bits of the previous 
  912. STM\(hyN frame after scrambling and is placed in 
  913. byte B1 before scrambling. (For details of the scrambling process, see
  914. Recommendation G.709.) The B1 byte shall be monitored and recomputed at 
  915. every regenerator. 
  916. .PP
  917. \fINote\fR \ \(em\ Bit Interleaved Parity\(hyN (BIP\(hyN) code is defined as a
  918. method of error monitoring. With even parity, an N bit code is generated 
  919. by the transmitting equipment over a specified portion of the signal in 
  920. such a manner that the first bit of the code provides even parity over 
  921. the first bit of all N\(hybit sequences in the covered portion of the signal, 
  922. the second bit provides even parity over the second bit of all N\(hybit 
  923. sequences within the specified 
  924. portion, etc. Even parity is generated by setting the BIP\(hyN bits so 
  925. that there are an even number of 1s in each of all the N\(hybit sequences 
  926. including the 
  927. BIP\(hyN.
  928. .RT
  929. .sp 1P
  930. .LP
  931. 5.2.1.7
  932.     \fIBIP\(hy24: B2\fR x \fI3\fR 
  933. .sp 9p
  934. .RT
  935. .PP
  936. Three bytes are allocated in each STM\(hy1 for a bit error monitoring function 
  937. of a section. This function shall be a Bit Interleaved Parity 24 
  938. (BIP\(hy24) code using even parity. The BIP\(hy24 is computed over all 
  939. bits of the 
  940. previous STM\(hy1 frame except for the first three rows of section overhead (A1
  941. through D3) and is placed in bytes B2 before scrambling. This parity code is
  942. not recomputed at regenerators. These bytes shall be provided in all STM\(hy1
  943. signals within an STM\(hyN signal.
  944. .RT
  945. .sp 1P
  946. .LP
  947. 5.2.1.8
  948.     \fIAPS channel: K1, K2\fR 
  949. .sp 9p
  950. .RT
  951. .PP
  952. Two bytes are allocated for Automatic Protection Switching (APS) signalling. 
  953. These bytes are defined only for STM\(hy1 No.\ 1 of an STM\(hyN 
  954. signal.
  955. .RT
  956. .sp 1P
  957. .LP
  958. 5.2.1.9
  959.     \fISpare: Z1, Z2\fR 
  960. .sp 9p
  961. .RT
  962. .PP
  963. Six bytes are allocated for functions not yet defined. These
  964. bytes have no defined value. These bytes are reserved in all
  965. STM\(hy1s of an STM\(hyN.
  966. .RT
  967. .sp 2P
  968. .LP
  969. 5.2.2
  970.     \fIAU pointer descriptions\fR 
  971. .sp 1P
  972. .RT
  973. .sp 1P
  974. .LP
  975. 5.2.2.1
  976.     \fIPointer value\fR 
  977. .sp 9p
  978. .RT
  979. .PP
  980. Two bytes are allocated for a pointer which indicates the offset in bytes 
  981. between the pointer and the first byte of the associated virtual 
  982. container POH. For a complete specification and location of these bytes, see
  983. Recommendation\ G.709.
  984. .RT
  985. .sp 1P
  986. .LP
  987. 5.2.2.2
  988.     \fIPointer action\fR 
  989. .sp 9p
  990. .RT
  991. .PP
  992. Three pointer action bytes are allocated in an AU\(hy4 for frequency justification 
  993. purposes. One pointer action byte is allocated for AU\(hy3s and 
  994. TU\(hy\fIn\fR s. For a complete specification of these bytes, refer to
  995. Recommendation\ G.709.
  996. .PP
  997. In the event of a negative justification, they carry valid
  998. information.
  999. .bp
  1000. .RT
  1001. .sp 2P
  1002. .LP
  1003. 5.2.3
  1004.     \fIVC\(hyn (n = 3, 4) POH byte descriptions\fR 
  1005. .sp 1P
  1006. .RT
  1007. .sp 1P
  1008. .LP
  1009. 5.2.3.1
  1010.     \fIPath BIP\(hy8: B3\fR 
  1011. .sp 9p
  1012. .RT
  1013. .PP
  1014. One byte is allocated in each virtual container for a path bit
  1015. error monitoring function. This function shall be a BIP\(hy8 code using even
  1016. parity. The BIP\(hy8 is computed over all bits of the previous container and
  1017. is placed in the B3 byte.
  1018. .RT
  1019. .sp 1P
  1020. .LP
  1021. 5.2.3.2
  1022.     \fIPath status: G1\fR 
  1023. .sp 9p
  1024. .RT
  1025. .PP
  1026. One byte is allocated to return the VC\(hy\fIn\fR path terminating status 
  1027. performance information to the VC\(hy\fIn\fR path originating point. 
  1028. .RT
  1029. .sp 1P
  1030. .LP
  1031. 5.2.3.3
  1032.     \fISignal label: C2\fR 
  1033. .sp 9p
  1034. .RT
  1035. .PP
  1036. One byte is allocated to indicate the composition of the VC\(hy\fIn\fR 
  1037. payload.
  1038. .RT
  1039. .sp 1P
  1040. .LP
  1041. 5.2.3.4
  1042.     \fIVC\(hy\fR n \fIpath user channel: F2\fR 
  1043. .sp 9p
  1044. .RT
  1045. .PP
  1046. One byte is allocated for user communication purposes.
  1047. .RT
  1048. .sp 1P
  1049. .LP
  1050. 5.2.3.5
  1051.     \fIVC\(hy\fR n \fIpath trace\fR : \fIJ1\fR 
  1052. .sp 9p
  1053. .RT
  1054. .PP
  1055. This byte is used at the VC\(hy\fIn\fR termination point to verify the
  1056. VC\(hy\fIn\fR path connection.
  1057. .RT
  1058. .sp 1P
  1059. .LP
  1060. 5.2.3.6
  1061.     \fISpare: Z3\(hyZ5\fR 
  1062. .sp 9p
  1063. .RT
  1064. .PP
  1065. Three bytes are allocated for as yet undefined purposes.
  1066. .RT
  1067. .sp 1P
  1068. .LP
  1069. 5.2.3.7
  1070.     \fIMultiframe indicator: H4\fR 
  1071. .sp 9p
  1072. .RT
  1073. .PP
  1074. This byte is allocated to provide a multiframe indication, when
  1075. required.
  1076. .RT
  1077. .sp 2P
  1078. .LP
  1079. \fB6\fR     \fBPhysical specification of the NNI\fR 
  1080. .sp 1P
  1081. .RT
  1082. .PP
  1083. Specification for physical, electrical or optical characteristics of the 
  1084. NNI will be contained in another Recommendation which is under 
  1085. study.
  1086. \v'6p'
  1087. .RT
  1088. .sp 2P
  1089. .LP
  1090. \fBRecommendation\ G.709\fR 
  1091. .RT
  1092. .sp 2P
  1093. .sp 1P
  1094. .ce 1000
  1095. \fBSYNCHRONOUS\ MULTIPLEXING\ STRUCTURE\fR 
  1096. .EF '%    Fascicle\ III.4\ \(em\ Rec.\ G.709''
  1097. .OF '''Fascicle\ III.4\ \(em\ Rec.\ G.709    %'
  1098. .ce 0
  1099. .sp 1P
  1100. .ce 1000
  1101. \fR \fI(Melbourne, 1988)\fR 
  1102. .sp 9p
  1103. .RT
  1104. .ce 0
  1105. .sp 1P
  1106. .LP
  1107.     The\ CCITT,
  1108. .sp 1P
  1109. .RT
  1110. .sp 1P
  1111. .LP
  1112. \fIconsidering\fR 
  1113. .sp 9p
  1114. .RT
  1115. .PP
  1116. (a)
  1117. that Recommendation\ G.707 describes the advantages
  1118. offered by a synchronous digital hierarchy and multiplexing method and
  1119. specifies a set of synchronous digital hierarchy bit rates;
  1120. .PP
  1121. (b)
  1122. that Recommendation\ G.708 specifies
  1123. .LP
  1124.     \(em
  1125.     the general principles and frame structure of the network
  1126. node interface (NNI) for the synchronous digital hierarchy;
  1127. .LP
  1128.     \(em
  1129.     the overall frame size of 9 rows \(mu 270 columns and section
  1130. overhead (SOH) definition and its byte allocation;
  1131. .LP
  1132.     \(em
  1133.     arrangements for international synchronous interconnection of STM\(hy1s;
  1134. .PP
  1135. (c)
  1136. that Recommendations\ G.707, G.708 and G.709 form a coherent set of specifications 
  1137. for the synchronous digital hierarchy and NNI, 
  1138. .bp
  1139. .sp 1P
  1140. .LP
  1141. \fIrecommends\fR 
  1142. .sp 9p
  1143. .RT
  1144. .PP
  1145. that the formats for mapping multiplexing elements into the STM\(hy1 at 
  1146. the Network Node Interface (NNI) and the method of multiplexing to STM\(hyN 
  1147. shall be as described in this Recommendation.
  1148. .sp 2P
  1149. .LP
  1150. \fB1\fR     \fBBasic multiplexing structure\fR 
  1151. .sp 1P
  1152. .RT
  1153. .PP
  1154. Descriptions of the various multiplexing elements are given in
  1155. Recommendation G.708.
  1156. .PP
  1157. The relationships between the various multiplexing elements are shown in 
  1158. Figure\ 1\(hy1/G.709. The detailed multiplexing 
  1159. structure is described in the
  1160. following sections.
  1161. .RT
  1162. .LP
  1163. .rs
  1164. .sp 24P
  1165. .ad r
  1166. \fBFigure 1\(hy1/G.709, p.\fR 
  1167. .sp 1P
  1168. .RT
  1169. .ad b
  1170. .RT
  1171. .LP
  1172. \fB2\fR     \fBMapping formats and multiplexing method\fR 
  1173. .sp 1P
  1174. .RT
  1175. .sp 2P
  1176. .LP
  1177. 2.1
  1178.     \fIMapping and multiplexing up to STM\(hy1\fR 
  1179. .sp 1P
  1180. .RT
  1181. .sp 1P
  1182. .LP
  1183. 2.1.1
  1184.     \fIMapping of VC\(hy4 into AU\(hy4\fR 
  1185. .sp 9p
  1186. .RT
  1187. .PP
  1188. The STM\(hy1 mapping format for transporting one VC\(hy4 in an AU\(hy4 is
  1189. shown in Figure\ 2\(hy1/G.709. The VC\(hy4 consists of a 9\(hyrow by 261\(hycolumn 
  1190. payload structure; the first column of the VC\(hy4 is devoted to path overhead 
  1191. (POH). The payload of the VC\(hy4 shown in Figure\ 2\(hy1/G.709 is a single 
  1192. C\(hy4. Other possible VC\(hy4 payloads include a single 139 | 64\ kbit/s 
  1193. signal in a C\(hy4, four VC\(hy31s 
  1194. (shown in Figure\ 2\(hy2/G.709 and carried in four TU\(hy31s), three VC\(hy32s 
  1195. (shown in Figure\ 2\(hy3/G.709 and carried in three TU\(hy32s), and a group 
  1196. of either 21 TUG\(hy21s or 16 TUG\(hy22s (shown in Figure\ 2\(hy4/G.709). 
  1197. .PP
  1198. The STM\(hy1 format shown in Figure 2\(hy1/G.709 consists of an AU\(hy4 plus
  1199. section overhead (SOH). The VC\(hy4 does not have a fixed phase with respect to
  1200. the AU\(hy4 (and the STM\(hy1); therefore, the location of the first byte 
  1201. of the VC\(hy4 with respect to the AU\(hy4 frame is given by the AU\(hy4 
  1202. pointer. Note that the 
  1203. AU\(hy4, including the AU\(hy4 pointer, has a fixed location in the STM\(hy1 
  1204. frame. 
  1205. .bp
  1206. .RT
  1207. .LP
  1208. .rs
  1209. .sp 24P
  1210. .ad r
  1211. \fBFigure 2\(hy1/G.709, p.\fR 
  1212. .sp 1P
  1213. .RT
  1214. .ad b
  1215. .RT
  1216. .sp 1P
  1217. .LP
  1218. 2.1.2
  1219.     \fIMapping of four VC\(hy31s into AU\(hy4\fR 
  1220. .sp 9p
  1221. .RT
  1222. .PP
  1223. The STM\(hy1 mapping format for transporting four VC\(hy31s in an AU\(hy4 
  1224. is shown in Figure\ 2\(hy2/G.709. Each TU\(hy31 consists of a 9\(hyrow 
  1225. by 64\(hycolumn payload structure plus six bytes of POH plus a three\(hybyte 
  1226. TU\(hy31 pointer. The payload of the VC\(hy31 shown in Figure\ 2\(hy22/G.709 
  1227. is a single C\(hy31. Other possible VC\(hy31 
  1228. payloads include a single 34 | 68\ kbit/s signal in a C\(hy31 (shown in
  1229. Figure\ 5\(hy10/G.709) or a group of either five TUG\(hy21s or four TUG\(hy22s 
  1230. (shown in Figure\ 2\(hy5/G.709). 
  1231. .PP
  1232. The four VC\(hy31s are carried independently in the 261\(hycolumn VC\(hy4. 
  1233. Each of the VC\(hy31s does not have a fixed phase with respect to the start 
  1234. of the 
  1235. VC\(hy4. Therefore, the location of the first byte of each VC\(hy31 with 
  1236. respect to the VC\(hy4 POH is given by a 3\(hybyte TU\(hy31 pointer (H1, 
  1237. H2, H3). These four TU\(hy31 pointers reside in a fixed location in the 
  1238. VC\(hy4 as shown in Figure\ 2\(hy2/G.709. 
  1239. .PP
  1240. As described in \(sc 2.1.1, the phase of the VC\(hy4 with respect to the
  1241. AU\(hy4 is given by the AU\(hy4 pointer.
  1242. .RT
  1243. .sp 1P
  1244. .LP
  1245. 2.1.3
  1246.     \fIMapping of three VC\(hy32s into AU\(hy4\fR 
  1247. .sp 9p
  1248. .RT
  1249. .PP
  1250. The STM\(hy1 mapping format for transporting three VC\(hy32s in an AU\(hy4 
  1251. is shown in Figure\ 2\(hy3/G.709. Each TU\(hy32 consists of a 9\(hyrow 
  1252. by 84\(hycolumn 
  1253. payload structure plus one column of POH and one 3\(hybyte TU\(hy32 pointer. 
  1254. The 
  1255. payload of the VC\(hy32 shown in Figure\ 2\(hy3/G.709 is a single C\(hy32. 
  1256. Other possible VC\(hy32 payloads include a single 44 | 36\ kbitB/Fs signal 
  1257. in a C\(hy32 or a group of 
  1258. seven TUG\(hy21s (shown in Figure\ 2\(hy5/G.709).
  1259. .PP
  1260. The three VC\(hy32s are carried independently in the 261\(hycolumn VC\(hy4.
  1261. Each of the VC\(hy32s does not have a fixed phase with respect to the start 
  1262. of the VC\(hy4. Therefore, the location of the first byte of each VC\(hy32 
  1263. with respect to the VC\(hy4 POH is given by a 3\(hybyte TU\(hy32 pointer 
  1264. (H1, H2, H3). These three TU\(hy32 pointers reside in a fixed location 
  1265. in the VC\(hy4 as shown in Figure\ 2\(hy3/G.709; 36 fixed stuff bytes are 
  1266. also required in the VC\(hy4. 
  1267. .PP
  1268. As described in \(sc\ 2.1.1, the phase of the VC\(hy4 with respect to the
  1269. AU\(hy4 is given by the AU\(hy4 pointer.
  1270. .bp
  1271. .RT
  1272. .LP
  1273. .rs
  1274. .sp 24P
  1275. .ad r
  1276. \fBFigure 2\(hy2/G.709, p.\fR 
  1277. .sp 1P
  1278. .RT
  1279. .ad b
  1280. .RT
  1281. .LP
  1282. .rs
  1283. .sp 25P
  1284. .ad r
  1285. \fBFigure 2\(hy3/G.709, p.\fR 
  1286. .sp 1P
  1287. .RT
  1288. .ad b
  1289. .RT
  1290. .LP
  1291. .bp
  1292. .sp 1P
  1293. .LP
  1294. 2.1.4
  1295.     \fIMapping of TUG\(hy2s into AU\(hy4\fR 
  1296. .sp 9p
  1297. .RT
  1298. .PP
  1299. The STM\(hy1 mapping format transporting TUG\(hy21s and TUG\(hy22s into 
  1300. an AU\(hy4 is shown in Figure\ 2\(hy4/G.709. The AU\(hy4 can carry a group 
  1301. of either 21 
  1302. TUG\(hy21s or 16 TUG\(hy22s.
  1303. .PP
  1304. The TUG\(hy21 payload structure has 9 rows and 12 columns. When used to 
  1305. transport TUG\(hy21s, the VC\(hy4 consists of one column of VC\(hy4 POH, 
  1306. eight columns of fixed stuff, and a remaining 252\(hycolumn payload structure. 
  1307. The 21 TUG\(hy21s 
  1308. are mapped into this 9\(hyrow by 252\(hycolumn structure using a fixed 
  1309. phase with 
  1310. respect to the VC\(hy4. The TUG\(hy21s are single byte interleaved as shown in
  1311. Figure\ 2\(hy4/G.709.
  1312. .PP
  1313. The TUG\(hy22 payload structure has 9 rows and 16 columns. The VC\(hy4
  1314. consists of one column of VC\(hy4 POH, four columns of fixed stuff and 
  1315. 256\ payload columns when used to carry the 16 TUG\(hy22s. The TUG\(hy22s 
  1316. are single byte 
  1317. interleaved into the 9\(hyrow by 256\(hycolumn structure.
  1318. .PP
  1319. As described in \(sc\ 2.1.1, the phase of the VC\(hy4 with respect to the
  1320. AU\(hy4 is given by the AU\(hy4 pointer.
  1321. .RT
  1322. .LP
  1323. .rs
  1324. .sp 31P
  1325. .ad r
  1326. \fBFigure 2\(hy4/G.709, p.\fR 
  1327. .sp 1P
  1328. .RT
  1329. .ad b
  1330. .RT
  1331. .sp 1P
  1332. .LP
  1333. 2.1.5
  1334.     \fIMapping of four AU\(hy31s into STM\(hy1\fR 
  1335. .sp 9p
  1336. .RT
  1337. .PP
  1338. The STM\(hy1 mapping format for transporting four VC\(hy31s within four 
  1339. AU\(hy31s is shown in Figure\ 2\(hy6/G.709. A VC\(hy31 is defined to be 
  1340. a 9\(hyrow by 
  1341. 64\(hycolumn payload structure, plus six bytes of POH, located in row 1 to 6 of
  1342. the first column, according to the figure.
  1343. .PP
  1344. Each AU\(hy31 pointer has a fixed phase with respect to the STM\(hy1 frame. 
  1345. As shown in Figure\ 2\(hy6/G.709, the four AU\(hy31 pointers are located 
  1346. in columns 11 to 14, rows\ 1 to 3 of the STM\(hy1, one pointer in each 
  1347. column. Columns 11 to 270 of the STM\(hy1 are divided between each of the 
  1348. AU\(hy31s; thus, each AU\(hy31 occupies alternately every fourth column. 
  1349. .bp
  1350. .PP
  1351. The phase of each VC\(hy31 is not fixed with respect to its AU\(hy31.
  1352. Therefore, the location of the first byte of each VC\(hy31 with respect to the
  1353. AU\(hy31 frame is given by AU\(hy31 pointer (H1, H2, H3). The payload of 
  1354. the VC\(hy31 
  1355. shown in Figure\ 2\(hy6/G.709 is a single C\(hy31. Other possible VC\(hy31 
  1356. payloads 
  1357. include a single 34 368\ kbit/s signal in a C\(hy31 and a group of five 
  1358. TUG\(hy21s or four TUG\(hy22s (shown in Figure\ 2\(hy5/G.709). 
  1359. .RT
  1360. .LP
  1361. .rs
  1362. .sp 24P
  1363. .ad r
  1364. \fBFigure 2\(hy5/G.709, p.\fR 
  1365. .sp 1P
  1366. .RT
  1367. .ad b
  1368. .RT
  1369. .LP
  1370. .rs
  1371. .sp 22P
  1372. .ad r
  1373. \fBFigure 2\(hy6/G.709, p.\fR 
  1374. .sp 1P
  1375. .RT
  1376. .ad b
  1377. .RT
  1378. .LP
  1379. .bp
  1380. .sp 1P
  1381. .LP
  1382. 2.1.6
  1383.     \fIMapping of three AU\(hy32s into STM\(hy1\fR 
  1384. .sp 9p
  1385. .RT
  1386. .PP
  1387. The STM\(hy1 mapping format for transporting three VC\(hy32s within three 
  1388. AU\(hy32s is shown in Figure\ 2\(hy7/G.709. A VC\(hy32 is defined to be 
  1389. a 9\(hyrow by 
  1390. 85\(hycolumn payload structure, with the first column consisting of VC\(hy32 
  1391. POH. 
  1392. When mapped into its AU\(hy32, two columns of fixed stuff are added to 
  1393. each VC\(hy32 payload to make it equal the AU\(hy32 payload capacity. These 
  1394. two fixed stuff 
  1395. columns are fixed with respect to the VC\(hy32 POH and are inserted between
  1396. columns 29 and 30, and between columns 57 and 58 of the VC\(hy32.
  1397. .PP
  1398. Each AU\(hy32 pointer has a fixed phase with respect to the STM\(hy1 frame. 
  1399. As shown in Figure\ 2\(hy7/G.709, the three AU\(hy32 pointers are located 
  1400. in the 
  1401. fourth row of the first nine columns of the STM\(hy1 frame, between the 
  1402. bytes of the SOH. The remaining 261 columns of the STM\(hy1 are divided 
  1403. between each of the AU\(hy32s; thus, each AU\(hy32 occupies alternately 
  1404. every third column of the 261. 
  1405. AU\(hy32 number one consists of three bytes of AU\(hy32 pointer, plus STM\(hy1 
  1406. columns 10, 13, 16, |  |  |  where columns 1 through 9 contain the SOH 
  1407. and the AU\(hy32 
  1408. pointers.
  1409. .PP
  1410. The phase of each VC\(hy32 (plus fixed stuff columns) is not fixed with 
  1411. respect to its AU\(hy32. Therefore, the locations of the first byte of 
  1412. each VC\(hy32 with respect to the AU\(hy32 frame is given by the AU\(hy32 
  1413. pointer (H1, H2, H3). The payload of the VC\(hy32 shown in Figure\ 2\(hy7/G.709 
  1414. is a single C\(hy32. Other possible VC\(hy32 payloads include a single 
  1415. 44 | 36\ kbitB/Fs signal into a C\(hy32 (shown in 
  1416. Figure\ 5\(hy8/G.709) and a group of seven TUG\(hy21s (shown in
  1417. Figure\ 2\(hy5/G.709).
  1418. .RT
  1419. .LP
  1420. .rs
  1421. .sp 25P
  1422. .ad r
  1423. \fBFigure 2\(hy7/G.709, p.\fR 
  1424. .sp 1P
  1425. .RT
  1426. .ad b
  1427. .RT
  1428. .sp 1P
  1429. .LP
  1430. 2.1.7
  1431.     \fIMapping of TUGs into a VC\fR 
  1432. .sp 9p
  1433. .RT
  1434. .PP
  1435. Figure 2\(hy5/G.709 shows the schematic mapping of TUG\(hy2s into a VC\(hy3. 
  1436. The details of these mappings are given in \(sc\ 5; this section presents 
  1437. the 
  1438. general multiplexing principles involved.
  1439. .PP
  1440. The VC\(hy31 consists of six bytes of VC\(hy31 POH plus a 9\(hyrow by 64\(hycolumn 
  1441. payload structure. This payload structure can be used to carry five TUG\(hy21s 
  1442. or four TUG\(hy22s. The individual TUG\(hy2 has a fixed location in the 
  1443. VC\(hy31 frame; 
  1444. this is shown schematically in Figure\ 2\(hy5/G.709.
  1445. .PP
  1446. The VC\(hy32 consists of nine bytes of VC\(hy32 POH plus a 9\(hyrow by
  1447. 84\(hycolumn payload structure. This payload structure can be used to carry 
  1448. seven TUG\(hy21s. Again, the individual TUG\(hy21 has a fixed location 
  1449. in the 
  1450. VC\(hy32 frame.
  1451. .bp
  1452. .PP
  1453. Each TUG\(hy21 can carry a single VC\(hy21 or four VC\(hy11s or three VC\(hy12s. 
  1454. Each TUG\(hy22 can carry a single VC\(hy22 or four VC\(hy12s or five VC\(hy11s. 
  1455. The VCs do not have a fixed phase with respect to the VC\(hy3 POH; TU pointers 
  1456. are used to 
  1457. indicate the position of the VCs in the TUG frame.
  1458. .RT
  1459. .sp 2P
  1460. .LP
  1461. 2.2
  1462.     \fISTM\(hyN multiplexing\fR 
  1463. .sp 1P
  1464. .RT
  1465. .sp 1P
  1466. .LP
  1467. 2.2.1
  1468.     \fISTM\(hyN frame format\fR 
  1469. .sp 9p
  1470. .RT
  1471. .PP
  1472. The STM\(hyN signal is formed by single byte interleaving N STM\(hy1
  1473. signals.  The STM\(hyN frame structure is depicted in Figure\ 2\(hy8/G.709.
  1474. .PP
  1475. The first byte of the STM\(hyN signal shall be the first A1 framing byte 
  1476. from STM\(hy1\ No.\ 1 followed sequentially by the first A1 byte from STM\(hy1\ 
  1477. No.\ 2 
  1478. through No.\ N. The first bit to be transmitted shall be the most significant
  1479. bit of the first A1 framing byte from STM\(hy1\ No.\ 1.
  1480. .PP
  1481. Before byte interleaving STM\(hy1 signals to form an STM\(hyN signal, all 
  1482. of the SOH and the AU\(hy\fIn\fR (\fIn\fR \ =\ 3 or 4) pointers in the 
  1483. signals to be interleaved must be 125 \(*ms\ frame aligned. The alignment 
  1484. is accomplished by adjusting the 
  1485. values of the AU\(hy\fIn\fR pointers to reflect the new relative positions 
  1486. of the 
  1487. VC\(hy\fIn\fR s.
  1488. .PP
  1489. Note that is is permitted to mix STM\(hy1s containing AU\(hy3s and
  1490. STM\(hy1s containing AU\(hy4s in the same STM\(hyN.
  1491. .RT
  1492. .LP
  1493. .rs
  1494. .sp 22P
  1495. .ad r
  1496. \fBFigure 2\(hy8/G.709, p.\fR 
  1497. .sp 1P
  1498. .RT
  1499. .ad b
  1500. .RT
  1501. .sp 1P
  1502. .LP
  1503. 2.2.2
  1504.     \fISTM\(hyN interleaving\fR 
  1505. .sp 9p
  1506. .RT
  1507. .PP
  1508. If an STM\(hyN level signal is input to a byte interleaver with STM\(hyM 
  1509. level output (M\ >\ N), N bytes of each STM\(hyN are consecutively placed 
  1510. on the 
  1511. output STM\(hyM signal. This method of interleaving is illustrated in
  1512. Figure\ 2\(hy9/G.709 where STM\(hyX, STM\(hyY and STM\(hyZ (X\ +\ Y\ +\ 
  1513. Z\ =\ M) inputs are 
  1514. sequentially interleaved to form an STM\(hyM output.
  1515. .bp
  1516. .RT
  1517. .LP
  1518. .rs
  1519. .sp 15P
  1520. .ad r
  1521. \fBFigure 2\(hy9/G.709, p.\fR 
  1522. .sp 1P
  1523. .RT
  1524. .ad b
  1525. .RT
  1526. .sp 1P
  1527. .LP
  1528. 2.2.3
  1529.     \fIConcatenated STM\(hy1s\fR 
  1530. .sp 9p
  1531. .RT
  1532. .PP
  1533. STM\(hy1 signals can be concatenated together to form an STM\(hyNc which 
  1534. can transport payloads requiring greater than one C\(hy4 capacity. A concatenation 
  1535. indication, used to show that this multi\(hyC\(hy4 payload carried in a 
  1536. single 
  1537. VC\(hy4\(hyNc should be kept together, is contained in the AU\(hy4 pointer. 
  1538. See \(sc\ 3.4 
  1539. for details.
  1540. .RT
  1541. .sp 2P
  1542. .LP
  1543. 2.3
  1544.     \fIMaintenance signals\fR 
  1545. .sp 1P
  1546. .RT
  1547. .sp 1P
  1548. .LP
  1549. 2.3.1
  1550.     \fISection maintenance signals\fR 
  1551. .sp 9p
  1552. .RT
  1553. .PP
  1554. The section alarm indication signal (AIS) is detected as an all 1s in bits\ 
  1555. 6, 7, 8 of byte\ K2 after descrambling. 
  1556. .PP
  1557. Far end receive failure (FERF) is to return an indication to the
  1558. transmitting STM\(hyN MUX that the receiving STM\(hyN MUX has detected 
  1559. an incoming 
  1560. section failure or is receiving section AIS.
  1561. .PP
  1562. FERF is detected by a 110 code in bit positions 6, 7 and 8 of the
  1563. K2\ APS byte after descrambling.
  1564. .RT
  1565. .sp 1P
  1566. .LP
  1567. 2.3.2
  1568.     \fIPath maintenance signals\fR 
  1569. .sp 9p
  1570. .RT
  1571. .PP
  1572. The VC\(hy\fIn\fR (\fIn\fR = 3, 4) unequipped indication is an all 0s VC\(hy\fIn\fR 
  1573. path signal label after descrambling. This code indicates to VC\(hy\fIn\fR 
  1574. terminating equipment that the VC\(hyn is intentionally unoccupied so that 
  1575. alarms can be 
  1576. inhibited. This code is generated as an all 0s VC\(hy\fIn\fR path signal 
  1577. label and a valid VC\(hyn path BIP\(hy8 (byte\ B3); the VC\(hy\fIn\fR payload 
  1578. is unspecified. 
  1579. .PP
  1580. An alarm indication signal (AIS) is a signal sent downstream as an
  1581. indication that an upstream failure has been detected and an alarm generated. 
  1582. The TU\(hy\fIn\fR (\fIn\fR \ =\ 1, 2, 3) path AIS is specified as all 1s 
  1583. in the entire 
  1584. TU\(hy\fIn\fR , including the TU\(hy\fIn\fR pointer. Similarly, the AU\(hy\fIn\fR 
  1585. (\fIn\fR \ =\ 3, 4) path AIS is specified as all 1s in the entire AU\(hy\fIn\fR 
  1586. , including the AU\(hy\fIn\fR 
  1587. pointer. All path AISs are carried within STM\(hyN signals having valid SOH.
  1588. .PP
  1589. The 
  1590. path status byte (G1)
  1591. is used to convey the terminating
  1592. path status and performance to the originator of a VC\(hy\fIn\fR (\fIn\fR 
  1593. \ =\ 3 or 4). 
  1594. Bits\ 1 through 4 convey the count of errors detected using the path BIP\(hy8
  1595. code. This code has nine legal values, 0\(hy8. The remaining seven possible 
  1596. values should be interpreted as zero errors. 
  1597. .bp
  1598. .RT
  1599. .sp 1P
  1600. .LP
  1601. 2.4
  1602.     \fITiming recovery\fR 
  1603. .sp 9p
  1604. .RT
  1605. .PP
  1606. The STM\(hyN (N \(>=" 1) signal must have sufficient bit timing content 
  1607. at the NNI. A suitable bit pattern, which prevents a long sequence of 1s 
  1608. and 0s, is provided by using a scrambler. Its operation shall be functionally 
  1609. identical to that of a frame synchronous scrambler of sequence length 127 
  1610. operating at 
  1611. the line rate.
  1612. .PP
  1613. The generating polynomial shall be 1 + \fIx\fR \u6\d + \fIx\fR \u7\d.
  1614. Figure\ 2\(hy10/G.709 gives a functional diagram of the frame synchronous
  1615. scrambler.
  1616. .PP
  1617. The scrambler shall be reset to 1111111 on the most significant bit of 
  1618. the byte following the last byte of the first row of the STM\(hyN SOH. 
  1619. (This is 
  1620. the most significant bit of the 9\ \(mu\ N\ +\ 1 transmitted byte of the 
  1621. STM\(hyN; see 
  1622. Figure\ 2\(hy8/G.709.) This bit, and all subsequent bits to be scrambled, 
  1623. shall be added modulo\ 2 to the output from the \fIx\fR \u7\d position 
  1624. of the scrambler. The 
  1625. scrambler shall run continuously throughout the complete STM\(hyN frame.
  1626. .PP
  1627. The first row of the STM\(hyN SOH (9 \(mu N bytes, including the A1 and 
  1628. A2 framing bytes) shall not be scrambled. 
  1629. .PP
  1630. \fINote\fR \ \(em\ Care should be taken in selecting the binary content 
  1631. of the bytes reserved for national use and which are excluded from the 
  1632. scrambling 
  1633. process of the STM\(hyN signal, to ensure that long sequences of 1s or 
  1634. 0s do not occur. 
  1635. .RT
  1636. .LP
  1637. .rs
  1638. .sp 12P
  1639. .ad r
  1640. \fBFigure 2\(hy10/G.709, p.\fR 
  1641. .sp 1P
  1642. .RT
  1643. .ad b
  1644. .RT
  1645. .sp 1P
  1646. .LP
  1647. 2.5
  1648.     \fIConceptual steps for STM\(hyN assembly\fR 
  1649. .sp 9p
  1650. .RT
  1651. .PP
  1652. For a better understanding of the detailed structure of the STM\(hyN frame 
  1653. shown in Figure\ 2\(hy8/G.709, the conceptual steps required to assemble 
  1654. the STM\(hyN frames in the direct (non\(hynested) arrangement are listed: 
  1655. .RT
  1656. .LP
  1657.     1)
  1658.     Each VC\(hy\fIn\fR (\fIn\fR = 3 or 4) has either six or nine bytes
  1659. devoted to path overhead (POH) functions. Of these, the BIP\(hy8 error 
  1660. check byte (B3) is calculated over the entire contents of the VC\(hy\fIn\fR 
  1661. and the result is 
  1662. placed in the B3\ byte of the following frame.
  1663. .LP
  1664.     If it is appropriate, the VC\(hy\fIn\fR unequipped signal
  1665. consisting of an all 0s pattern for the VC\(hy\fIn\fR is inserted. (See 
  1666. \(sc\ 2.3.) 
  1667. .LP
  1668.     2)
  1669.     After all of the required VC\(hy\fIn\fR s have been assembled,
  1670. AU\(hy\fIn\fR pointer values are calculated so as to frame align all of 
  1671. the AU\(hy\fIn\fR s 
  1672. within a single STM\(hyN frame.
  1673. .LP
  1674.     If the contents of the VC\(hy\fIn\fR are lost due to an equipment or
  1675. other failure, the AU\(hy\fIn\fR path AIS signal is inserted into the AU\(hy\fIn\fR 
  1676. . The 
  1677. AU\(hy\fIn\fR path AIS is defined in \(sc\ 2.3.
  1678. .LP
  1679.     3)
  1680.     The SOH bytes are then added to the STM\(hyN frame. It is
  1681. convenient to consider the last five rows of the SOH first. Of the N\ \(mu\ 
  1682. 45 such SOH bytes, N\ \(mu\ 9 are allocated to the N\ \(mu\ 3\ B2, N\ \(mu\ 
  1683. 3\ Z1 and N\ \(mu\ 3\ Z2\ bytes. 
  1684. Thus, each STM\(hy1 has a full complement\ (3) of these bytes in the STM\(hyN. 
  1685. The 
  1686. remaining STM\(hyN SOH bytes in the last five rows (K1 and K2, D4\(hyD12 
  1687. and E2) are limited to the first STM\(hy1 in any STM\(hyN signal. The content 
  1688. of the unused SOH bytes of STM\(hy1\ No.\ 2 through No.\ N are for national 
  1689. use. 
  1690. .LP
  1691.     4)
  1692.     The N \(mu 3 B2 bytes of an STM\(hyN contain a bit interleaved
  1693. parity N\ \(mu\ 24 (BIP\(hyN\ \(mu\ 24) code using even parity which is 
  1694. calculated across 
  1695. the entire previous STM\(hyN frame excluding the first three rows of SOH.
  1696. .LP
  1697.     5)
  1698.     A line signal failure would result in the insertion of a
  1699. section\ AIS at this point in the assembly of an STM\(hyN (see \(sc\ 2.3).
  1700. .bp
  1701. .LP
  1702.     6)
  1703.      The remaining bytes of SOH contained in the first three rows (27\ \(mu\ 
  1704. N\ bytes) of the STM\(hyN are added next. Of these, the B1, E1, F1, D1\(hyD3 
  1705. bytes are present only in STM\(hy1\ No.\ 1 of any STM\(hyN signal. The 
  1706. content of the unused SOH bytes of STM\(hy1\ No.\ 2 through No.\ N are 
  1707. for national use. 
  1708. .LP
  1709.     7)
  1710.     The STM\(hy1s are then byte interleaved to form an STM\(hyN, as
  1711. described in \(sc\ 2.2.2, and subsequently serialized and scrambled as 
  1712. described in \(sc\ 2.4. 
  1713. .LP
  1714.     8)
  1715.      The final operation is the calculation of a BIP\(hy8 code over the entire 
  1716. STM\(hyN bit stream on a frame\(hyby\(hyframe basis. The result is loaded 
  1717. into byte B1 of STM\(hy1\ No.\ 1 in the following frame when the SOH is
  1718. loaded.
  1719. .sp 2P
  1720. .LP
  1721. \fB3\fR     \fBPointer\fR 
  1722. .sp 1P
  1723. .RT
  1724. .sp 1P
  1725. .LP
  1726. 3.1
  1727.     \fIAU pointer\fR 
  1728. .sp 9p
  1729. .RT
  1730. .PP
  1731. The AU pointer provides a method of allowing flexible and dynamic alignment 
  1732. of the VC within the AU frame. 
  1733. .PP
  1734. Dynamic alignment means that the VC is allowed to \*Qfloat\*U within the 
  1735. AU frame. Thus the pointer is able to accommodate differences not only 
  1736. in the phases of the VC and SOH, but in the frame rates as well. 
  1737. .RT
  1738. .sp 1P
  1739. .LP
  1740. 3.1.1
  1741.     \fIAU pointer location\fR 
  1742. .sp 9p
  1743. .RT
  1744. .PP
  1745. The AU\(hy4 pointer is contained in bytes H1, H2 and H3 as shown in
  1746. Figure\ 3\(hy1/G.709. The three individual AU\(hy32 pointers are contained 
  1747. in three 
  1748. separate H1, H2 and H3 bytes as shown in Figure\ 3\(hy2/G.709. Likewise 
  1749. the four 
  1750. individual AU\(hy31 pointers are contained in four separate H1, H2 and 
  1751. H3 bytes as shown in Figure\ 3\(hy3/G.709. 
  1752. .RT
  1753. .LP
  1754. .rs
  1755. .sp 29P
  1756. .ad r
  1757. \fBFigure 3\(hy1/G.709, p.\fR 
  1758. .sp 1P
  1759. .RT
  1760. .ad b
  1761. .RT
  1762. .LP
  1763. .bp
  1764. .LP
  1765. .rs
  1766. .sp 26P
  1767. .ad r
  1768. \fBFigure 3\(hy2/G.709, p.\fR 
  1769. .sp 1P
  1770. .RT
  1771. .ad b
  1772. .RT
  1773. .LP
  1774. .rs
  1775. .sp 24P
  1776. .ad r
  1777. \fBFigure 3\(hy3/G.709, p.\fR 
  1778. .sp 1P
  1779. .RT
  1780. .ad b
  1781. .RT
  1782. .LP
  1783. .bp
  1784. .sp 1P
  1785. .LP
  1786. 3.1.2
  1787.     \fIAU pointer value\fR 
  1788. .sp 9p
  1789. .RT
  1790. .PP
  1791. The pointer contained in H1 and H2 designates the location of the bytes 
  1792. where the VC begins. The two bytes allocated to the pointer function can 
  1793. be viewed as one word as shown in Figure\ 3\(hy4/G.709. The last 10\ bits 
  1794. (bits\ 7\(hy16) of the pointer word carry the pointer value. The two S\ 
  1795. bits (bits\ 5 and 6) indicate the AU type. 
  1796. .PP
  1797. As illustrated in Figure 3\(hy4/G.709, the AU\(hy4 pointer value is a binary 
  1798. number with a range of 0 to 782 which indicates the offset between the 
  1799. pointer and the first byte of the VC. As shown in Figure 3\(hy1/G.709, 
  1800. the H1 and H2\ bytes contain the pointer value while the position which 
  1801. the pointer indicates is the very first byte of the consecutive three bytes. 
  1802. Figure\ 3\(hy4/G.709 also 
  1803. indicates two additional valid pointers: the concatenation indication (CI)
  1804. and the null pointer indication (NPI). The CI is indicated by 1001 in
  1805. bits\ 1\(hy4, with bits 5\(hy6 unspecified, and ten 1s in bits\ 7\(hy16. 
  1806. The NPI is 
  1807. indicated by 1001 in bits\ 1\(hy4, with bits 5\(hy6 unspecified, and five 1s in
  1808. bits\ 7\(hy11 followed by five 0s in bits\ 12\(hy16.
  1809. .PP
  1810. As illustrated in Figure 3\(hy4/G.709, the AU\(hy32 pointer value is also 
  1811. a binary number with a range of 0 to 782. Since there are three AU\(hy32s 
  1812. in the 
  1813. STM\(hy1, each AU\(hy32 has its own associated H1, H2 and H3 bytes. In
  1814. Figure\ 3\(hy2/G.709, the H\ bytes are shown in sequence. The first H1, 
  1815. H2, H3 set refers to the first AU\(hy32, and the second set to the second 
  1816. AU\(hy32, and so on. The same is true for the information bytes. For the 
  1817. AU\(hy32s, each pointer 
  1818. operates independently.
  1819. .PP
  1820. Likewise, as illustrated in Figure 3\(hy4/G.709, the AU\(hy31 pointer value 
  1821. is a binary number with a range of 0 to 581. Since there are four AU\(hy31s 
  1822. in the STM\(hy1, each AU\(hy31 has its own associated H1, H2 and H3 bytes. 
  1823. In 
  1824. Figure\ 3\(hy3/G.709, the H\ bytes are shown in sequence. The first H1, 
  1825. H2, H3 set refers to the first AU\(hy31, the second set to the second AU\(hy31, 
  1826. and so on. The same is true for the information bytes. For the AU\(hy31s, 
  1827. each pointer operates independently. 
  1828. .PP
  1829. In all cases, the STM\(hy1 SOH and AU pointer bytes are not counted in
  1830. the offset. For example, in an AU\(hy4, the pointer value of 0 indicates 
  1831. that the VC starts in the byte location that immediately follows the last 
  1832. H3 byte, 
  1833. whereas an offset of 87 indicates that the VC starts three bytes after 
  1834. the K2 byte. 
  1835. .RT
  1836. .LP
  1837. .rs
  1838. .sp 7P
  1839. .ad r
  1840. \fBFigure 3\(hy4/G.709, p. 28\fR 
  1841. .sp 1P
  1842. .RT
  1843. .ad b
  1844. .RT
  1845. .LP
  1846. .rs
  1847. .sp 16P
  1848. .ad r
  1849. \fBFigure 3\(hy4/G.709 [T2.709], p. 28\fR 
  1850. .sp 1P
  1851. .RT
  1852. .ad b
  1853. .RT
  1854. .LP
  1855. .bp
  1856. .sp 1P
  1857. .LP
  1858. 3.1.3
  1859.     \fIFrequency justification\fR 
  1860. .sp 9p
  1861. .RT
  1862. .PP
  1863. If there is a frequency offset between the frame rate of the SOH
  1864. and that of the VC, then the pointer value will be incremented or decremented 
  1865. as needed, accompanied by a corresponding positive or negative justification 
  1866. byte or bytes. Consecutive pointer operations must be separated by at least
  1867. three frames (i.e.\ every fourth frame) in which the pointer value remains
  1868. constant.
  1869. .PP
  1870. If the frame rate of the VC is too slow with respect to that of the
  1871. SOH, then the alignment of the VC must periodically slip back in time and 
  1872. the pointer value must be incremented by one. This operation is indicated 
  1873. by 
  1874. inverting bits\ 7, 9, 11, 13 and 15 (
  1875. I\(hybits
  1876. ) of the pointer word to
  1877. allow 5\(hybit majority voting at the receiver. Three positive justification 
  1878. bytes appear immediately after the last H3 byte in the AU\(hy4 frame containing 
  1879. inverted I\(hybits. Subsequent pointers will contain the new offset. This 
  1880. is illustrated 
  1881. in Figure\ 3\(hy5/G.709.
  1882. .PP
  1883. For AU\(hy32 frames, a positive justification byte appears immediately
  1884. after the associated H3 byte of the individual AU\(hy32 frame containing 
  1885. inverted I\(hybits. Subsequent pointers will contain the new offset. This 
  1886. is illustrated in Figure\ 3\(hy6/G.709. The same is true for AU\(hy31 as 
  1887. shown in Figure\ 3\(hy7/G.709. 
  1888. .PP
  1889. If the frame rate of the VC is too fast with respect to that of the
  1890. SOH, then the alignment of the VC must periodically be advanced in time 
  1891. and the pointer value must be decremented by one. This operation is indicated 
  1892. by 
  1893. inverting bits\ 8, 10, 12, 14 and 16 (
  1894. D\(hybits
  1895. ) of the pointer word to
  1896. allow 5\(hybit majority voting at the receiver. Three negative justification 
  1897. bytes appear in the H3 bytes in the AU\(hy4 frame containing inverted D\(hybits. 
  1898. Subsequent pointers will contain the new offset. This is illustrated in 
  1899. Figure\ 3\(hy8/G.709. 
  1900. .PP
  1901. For AU\(hy32 frames, a negative justification byte appears in the H3 byte 
  1902. of the individual AU\(hy32 frame containing inverted D\(hybits. Subsequent 
  1903. pointers will contain the new offset. This is illustrated in Figure\ 3\(hy9/G.709. 
  1904. The same is true for AU\(hy31 as shown in Figure\ 3\(hy10/G.709. 
  1905. .RT
  1906. .LP
  1907. .rs
  1908. .sp 30P
  1909. .ad r
  1910. \fBFigure 3\(hy5/G.709, p.\fR 
  1911. .sp 1P
  1912. .RT
  1913. .ad b
  1914. .RT
  1915. .LP
  1916. .bp
  1917. .LP
  1918. .rs
  1919. .sp 47P
  1920. .ad r
  1921. \fBFigure 3\(hy6/G.709, p.\fR 
  1922. .sp 1P
  1923. .RT
  1924. .ad b
  1925. .RT
  1926. .LP
  1927. .bp
  1928. .LP
  1929. .rs
  1930. .sp 47P
  1931. .ad r
  1932. \fBFigure 3\(hy7/G.709, p.\fR 
  1933. .sp 1P
  1934. .RT
  1935. .ad b
  1936. .RT
  1937. .LP
  1938. .bp
  1939. .LP
  1940. .rs
  1941. .sp 47P
  1942. .ad r
  1943. \fBFigure 3\(hy8/G.709, p.\fR 
  1944. .sp 1P
  1945. .RT
  1946. .ad b
  1947. .RT
  1948. .LP
  1949. .bp
  1950. .LP
  1951. .rs
  1952. .sp 47P
  1953. .ad r
  1954. \fBFigure 3\(hy9/G.709, p.\fR 
  1955. .sp 1P
  1956. .RT
  1957. .ad b
  1958. .RT
  1959. .LP
  1960. .bp
  1961. .LP
  1962. .rs
  1963. .sp 47P
  1964. .ad r
  1965. \fBFigure 3\(hy10/G.709, p.\fR 
  1966. .sp 1P
  1967. .RT
  1968. .ad b
  1969. .RT
  1970. .LP
  1971. .bp
  1972. .sp 1P
  1973. .LP
  1974. 3.1.4
  1975.     \fINew data flag\fR 
  1976. .sp 9p
  1977. .RT
  1978. .PP
  1979. Bits 1\(hy4 (N\(hybits) of the pointer word carry a new data flag (NDF) 
  1980. which allows an arbitrary change of the pointer value if that change is 
  1981. due to a change in the payload. 
  1982. .PP
  1983. Four bits are allocated to the flag to allow error correction. The
  1984. decoding may be performed by accepting NDF enabled if at least three bits
  1985. match.  Normal operation is indicated by a 0110 code in the N\(hybits. NDF is
  1986. indicated by inversion of the N\(hybits to 1001. The new alignment is indicated 
  1987. by the pointer value accompanying the NDF and takes effect at the offset 
  1988. indicated. NDF should be enabled when the pointer value transits between its
  1989. normal value and the CI or NPI.
  1990. .RT
  1991. .sp 1P
  1992. .LP
  1993. 3.1.5
  1994.     \fIPointer generation\fR 
  1995. .sp 9p
  1996. .RT
  1997. .PP
  1998. The following summarizes the rules for generating the AU
  1999. pointers.
  2000. .RT
  2001. .LP
  2002.     1)
  2003.     During normal operation, the pointer locates the start of
  2004. the VC within the AU frame. The NDF is set to 0110.
  2005. .LP
  2006.     2)
  2007.     The pointer value can only be changed by rules\ 3, 4 or 5.
  2008. .LP
  2009.     3)
  2010.      If a positive justification is required, the current pointer value is 
  2011. sent with the I\(hybits inverted and the subsequent positive 
  2012. justification opportunity is filled with dummy information. Subsequent 
  2013. pointers contain the previous pointer value incremented by one. No subsequent 
  2014. increment or decrement operation is allowed for at least three frames following 
  2015. this 
  2016. operation.
  2017. .LP
  2018.     4)
  2019.      If a negative justification is required, the current pointer value is 
  2020. sent with the D\(hybits inverted and the subsequent negative 
  2021. justification opportunity is overwritten with actual data. Subsequent pointers 
  2022. contain the previous pointer value decremented by one. No subsequent increment 
  2023. or decrement operation is allowed for at least three frames following this 
  2024. operation.
  2025. .LP
  2026.     5)
  2027.      If the alignment of the VC changes for any reason other than rules\ 3 
  2028. or 4, the new pointer value shall be sent accompanied by NDF set to 
  2029. 1001. The NDF only appears in the first frame that contains the new values. 
  2030. The new location of the VC begins at the first occurrence of the offset 
  2031. indicated by the new pointer. No subsequent increment or decrement operation 
  2032. is allowed for at least three frames following this operation. 
  2033. .sp 1P
  2034. .LP
  2035. 3.1.6
  2036.     \fIPointer interpretation\fR 
  2037. .sp 9p
  2038. .RT
  2039. .PP
  2040. The following summarizes the rules for interpreting the AU
  2041. pointers.
  2042. .RT
  2043. .LP
  2044.     1)
  2045.     During normal operation, the pointer locates the start of
  2046. the VC within the AU frame.
  2047. .LP
  2048.     2)
  2049.     Any variation from the current pointer value is ignored
  2050. unless a consistent new value is received three times consecutively or it is
  2051. preceded by one of rules\ 3, 4 or 5.
  2052. .LP
  2053.     3)
  2054.     If the majority of the I\(hybits of the pointer word are
  2055. inverted, a positive justification operation is indicated. Subsequent pointer 
  2056. values shall be incremented by one. 
  2057. .LP
  2058.     4)
  2059.     If the majority of the D\(hybits of the pointer word are
  2060. inverted, a negative justification operation is indicated. Subsequent pointer 
  2061. values shall be decremented by one. 
  2062. .LP
  2063.     5)
  2064.      If the NDF is set to 1001, then the coincident pointer value shall replace 
  2065. the current one at the offset indicated by the new pointer value regardless 
  2066. of the state of the receiver. 
  2067. .sp 1P
  2068. .LP
  2069. 3.2
  2070.     \fITU\(hy3 pointers\fR 
  2071. .sp 9p
  2072. .RT
  2073. .PP
  2074. There are two types of TU\(hy3 pointers: TU\(hy31 and TU\(hy32. The TU\(hy3
  2075. pointer provides a method of allowing flexible and dynamic alignment of VC\(hy3
  2076. within the TU\(hy3 frame, independent of the actual contents of the VC. Dynamic
  2077. alignment means that the VC\(hy3 is allowed to \*Qfloat\*U within the TU\(hy3 
  2078. frame. 
  2079. .RT
  2080. .sp 1P
  2081. .LP
  2082. 3.2.1
  2083.     \fITU\(hy3 pointer location\fR 
  2084. .sp 9p
  2085. .RT
  2086. .PP
  2087. Three individual TU\(hy32 pointers are contained in the three separate 
  2088. H1, H2 and H3 bytes as shown in Figure\ 3\(hy11/G.709. Four individual 
  2089. TU\(hy31 
  2090. pointers are contained in the four separate H1, H2 and H3 bytes as shown in
  2091. Figure\ 3\(hy12/G.709.
  2092. .bp
  2093. .RT
  2094. .sp 1P
  2095. .LP
  2096. 3.2.2
  2097.     \fITU\(hy3 pointer value\fR 
  2098. .sp 9p
  2099. .RT
  2100. .PP
  2101. The TU\(hy3 pointer value contained in H1 and H2 designates the
  2102. location of the byte where the VC\(hy3 begins. The two bytes allocated to the
  2103. pointer function can be viewed as one word as shown in Figure\ 3\(hy4/G.709. 
  2104. The 
  2105. last ten bits (bits\ 7\(hy16) of the pointer word carry the pointer value. 
  2106. The two S bits (bits\ 5 and 6) indicate the TU type. 
  2107. .PP
  2108. The TU\(hy32 pointer value is a binary number with a range of 0\(hy764 
  2109. which indicates the offset between the pointer and the first byte of the 
  2110. VC\(hy32 as 
  2111. shown in Figure\ 3\(hy11/G.709.
  2112. .PP
  2113. The TU\(hy31 pointer value is a binary number with a range of 0\(hy581 
  2114. which indicates the offset between the pointer and the first byte of the 
  2115. VC\(hy31 as 
  2116. shown in Figure\ 3\(hy12/G.709.
  2117. .RT
  2118. .LP
  2119. .rs
  2120. .sp 21P
  2121. .ad r
  2122. \fBFigure 3\(hy11/G.709, p.\fR 
  2123. .sp 1P
  2124. .RT
  2125. .ad b
  2126. .RT
  2127. .LP
  2128. .rs
  2129. .sp 21P
  2130. .ad r
  2131. \fBFigure 3\(hy12/G.709, p.\fR 
  2132. .sp 1P
  2133. .RT
  2134. .ad b
  2135. .RT
  2136. .LP
  2137. .bp
  2138. .sp 1P
  2139. .LP
  2140. 3.2.3
  2141.     \fIFrequency justification\fR 
  2142. .sp 9p
  2143. .RT
  2144. .PP
  2145. If there is a frequency offset between the TU\(hy3 frame rate and that 
  2146. of the VC\(hy3, then the pointer value will be incremented or decremented 
  2147. as 
  2148. needed accompanied by a corresponding positive or negative justification 
  2149. byte. Consecutive pointer operations must be separated by at least three 
  2150. frames in 
  2151. which the pointer value remains constant.
  2152. .PP
  2153. If the frame rate of the VC\(hy3 is too slow with respect to that of the 
  2154. TU\(hy3 frame rate, then the alignment of the VC must periodically slip 
  2155. back in 
  2156. time and the pointer must be incremented by one. This operation is indicated
  2157. by inverting bits\ 7, 9, 11, 13 and 15 (I\(hybits) of the pointer word to allow
  2158. 5\(hybit majority voting at the receiver. A positive justification byte appears
  2159. immediately after the individual H3 byte in the TU\(hy3 frame containing 
  2160. inverted I\(hybits. Subsequent TU\(hy3 pointers will contain the new offset. 
  2161. .PP
  2162. If the frame rate of the VC\(hy3 is too fast with respect to that of the 
  2163. TU\(hy3 frame rate, then the alignment of the VC must be periodically advanced 
  2164. in time and the pointer must be decremented by one. This operation is indicated 
  2165. by inverting bits\ 8, 10, 12, 14 and 16 (D\(hybits) of the pointer word 
  2166. to allow 
  2167. 5\(hybit majority voting at the receiver. A negative justification byte 
  2168. appears in the individual H3 byte in the TU\(hy3 frame containing inverted 
  2169. D\(hybits. Subsequent TU\(hy3 pointers will contain the new offset. 
  2170. .RT
  2171. .sp 1P
  2172. .LP
  2173. 3.2.4
  2174.     \fINew data flag\fR 
  2175. .sp 9p
  2176. .RT
  2177. .PP
  2178. Bits 1\(hy4 (N\(hybits) of the pointer word carry a NDF which allows an 
  2179. arbitrary change of the value of the pointer if that change is due to a 
  2180. change in the VC\(hy3. 
  2181. .PP
  2182. Four bits are allocated to the flag to allow for error correction. The 
  2183. decoding may be performed by accepting NDF enabled if at least three bits 
  2184. match.  Normal operation is indicted by a 0110 code in the N\(hybits; NDF is
  2185. indicated by inversion of the N\(hybits to 1001. The new alignment is indicated 
  2186. by the pointer value accompanying the NDF and takes effect at the offset 
  2187. indicated.
  2188. .RT
  2189. .sp 1P
  2190. .LP
  2191. 3.2.5
  2192.     \fIPointer generation\fR 
  2193. .sp 9p
  2194. .RT
  2195. .PP
  2196. The following summarizes the rules for generating the TU\(hy3
  2197. pointers.
  2198. .RT
  2199. .LP
  2200.     1)
  2201.     During normal operation, the pointer locates the start of
  2202. the VC\(hy3 within the TU\(hy3 frame.  The NDF is set to 0110.
  2203. .LP
  2204.     2)
  2205.     The pointer value can only be changed by rules\ 3, 4 or 5.
  2206. .LP
  2207.     3)
  2208.      If a positive justification is required, the current pointer value is 
  2209. sent with the I\(hybits inverted and the subsequent positive 
  2210. justification opportunity is filled with dummy information. Subsequent 
  2211. pointers contain the previous pointer value incremented by one. No subsequent 
  2212. increment or decrement operation is allowed for at least three frames following 
  2213. this 
  2214. operation.
  2215. .LP
  2216.     4)
  2217.      If a negative justification is required, the current pointer value is 
  2218. sent with the D\(hybits inverted and the subsequent negative 
  2219. justification opportunity is overwritten with actual data. Subsequent pointers 
  2220. contain the previous pointer value decremented by one. No subsequent increment 
  2221. or decrement operation is allowed for at least three frames following this 
  2222. operation.
  2223. .LP
  2224.     5)
  2225.      If the alignment of the VC changes for any reason other than rules\ 3 
  2226. or 4, the new pointer value shall be sent accompanied by the NDF set to 
  2227. 1001. The NDF only appears in the first frame that contains the new value. 
  2228. The new VC location begins at the first occurrence of the offset indicated 
  2229. by the new pointer. No subsequent increment or decrement operation is allowed 
  2230. for at least three frames following this operation. 
  2231. .sp 1P
  2232. .LP
  2233. 3.2.6
  2234.     \fIPointer interpretation\fR 
  2235. .sp 9p
  2236. .RT
  2237. .PP
  2238. The following summarizes the rules for interpreting the TU\(hy3
  2239. pointers.
  2240. .RT
  2241. .LP
  2242.     1)
  2243.      During normal operation the pointer locates the start of the VC\(hy3 
  2244. within the TU\(hy3 frame. 
  2245. .LP
  2246.     2)
  2247.     Any variation from the current pointer value is ignored
  2248. unless a consistent new value is received three times consecutively or it is
  2249. preceded by one of rules\ 3, 4 or 5.
  2250. .LP
  2251.     3)
  2252.     If the majority of the I\(hybits of the pointer word are
  2253. inverted, a positive justification is indicated. Subsequent pointer values
  2254. shall be incremented by one.
  2255. .bp
  2256. .LP
  2257.     4)
  2258.     If the majority of the D\(hybits of the pointer word are
  2259. inverted, a negative justification is indicated. Subsequent pointer values
  2260. shall be decremented by one.
  2261. .LP
  2262.     5)
  2263.      If the NDF is set to 1001, then the coincident pointer value shall replace 
  2264. the current one at the offset indicated by the new pointer value regardless 
  2265. of the state of the receiver. 
  2266. .sp 1P
  2267. .LP
  2268. 3.3
  2269.     \fITU\(hy1/TU\(hy2 pointers\fR 
  2270. .sp 9p
  2271. .RT
  2272. .PP
  2273. The TU\(hy1 pointer is only used with floating mapping. Floating and locked 
  2274. modes of operation are described in \(sc\ 5.2. 
  2275. .PP
  2276. The TU\(hy1 and TU\(hy2 pointers provide a method of allowing flexible 
  2277. and dynamic alignment of the VC\(hy1/VC\(hy2 within the TU\(hy1 and TU\(hy2 
  2278. multiframes, 
  2279. independent of the actual contents of the VC.
  2280. .RT
  2281. .sp 1P
  2282. .LP
  2283. 3.3.1
  2284.     \fITU\(hy1/TU\(hy2 pointer location\fR 
  2285. .sp 9p
  2286. .RT
  2287. .PP
  2288. The TU\(hy1/TU\(hy2 pointers are contained in the V1 and V2 bytes as
  2289. illustrated in Figure\ 3\(hy13/G.709.
  2290. .RT
  2291. .LP
  2292. .rs
  2293. .sp 37P
  2294. .ad r
  2295. \fBFigure 3\(hy13/G.709, p.\fR 
  2296. .sp 1P
  2297. .RT
  2298. .ad b
  2299. .RT
  2300. .LP
  2301. .bp
  2302. .sp 1P
  2303. .LP
  2304. 3.3.2
  2305.     \fITU\(hy1/TU\(hy2 pointer value\fR 
  2306. .sp 9p
  2307. .RT
  2308. .PP
  2309. The TU pointer word is shown in Figure 3\(hy14/G.709.
  2310. .PP
  2311. The pointer value (bits 7\(hy16) is a binary number which indicates the 
  2312. offset from V2 to the first byte of the VC\(hy1/VC\(hy2. The range of the 
  2313. offset is different for each of the TU sizes as illustrated in Figure\(hy3\(hy15/G.709. 
  2314. Note 
  2315. that the pointer bytes are not counted in the offset calculation.
  2316. .RT
  2317. .LP
  2318. .rs
  2319. .sp 47P
  2320. .ad r
  2321. \fBFigure 3\(hy14/G.709, p.\fR 
  2322. .sp 1P
  2323. .RT
  2324. .ad b
  2325. .RT
  2326. .LP
  2327. .bp
  2328. .LP
  2329. .rs
  2330. .sp 47P
  2331. .ad r
  2332. \fBFigure 2\(hy15/G.709, p.\fR 
  2333. .sp 1P
  2334. .RT
  2335. .ad b
  2336. .RT
  2337. .LP
  2338. .bp
  2339. .sp 1P
  2340. .LP
  2341. 3.3.3
  2342.     \fITU\(hy1/TU\(hy2 multiframe indication byte\fR 
  2343. .sp 9p
  2344. .RT
  2345. .PP
  2346. TU\(hy1/TU\(hy2 multiframe indication byte (H4) relates to the lowest
  2347. level of multiplexing structure and indicates a variety of different
  2348. multiframes for use by certain payloads. Specifically it provides:
  2349. .RT
  2350. .LP
  2351.     \(em
  2352.     500 \(*ms (4\(hyframe) multiframe identifying frames containing
  2353. TU\(hy1/TU\(hy2 pointers in the floating TU\(hy1/TU\(hy2 mode, and reserved 
  2354. byte locations in the locked TU\(hy1 mode; 
  2355. .LP
  2356.     \(em
  2357.     2\ ms (16\(hyframe) multiframe for byte synchronous
  2358. out\(hyslot\(hysignalling for 2048 kbitB/Fs payloads in the locked TU\(hy1 
  2359. mode; 
  2360. .LP
  2361.     \(em
  2362.     3 ms (24\(hyframe) multiframe for byte synchronous
  2363. out\(hyslot\(hysignalling for 1544 kbitB/Fs payloads in the locked TU\(hy1 
  2364. mode. 
  2365. .PP
  2366. The coding of the H4 byte is illustrated in Figures\ 3\(hy16/G.709 to 3\(hy18/G.709. 
  2367. .RT
  2368. .LP
  2369. .rs
  2370. .sp 41P
  2371. .ad r
  2372. \fBFigure 3\(hy16/G.709, p. 40\fR 
  2373. .sp 1P
  2374. .RT
  2375. .ad b
  2376. .RT
  2377. .LP
  2378. .bp
  2379. .LP
  2380. .rs
  2381. .sp 47P
  2382. .ad r
  2383. \fBFigure 3\(hy17/G.709 [T3.709], p. 41\fR 
  2384. .sp 1P
  2385. .RT
  2386. .ad b
  2387. .RT
  2388. .LP
  2389. .bp
  2390. .LP
  2391. .rs
  2392. .sp 15P
  2393. .ad r
  2394. \fBFigure 3\(hy18/G.709 [T4.709], p. 42\fR 
  2395. .sp 1P
  2396. .RT
  2397. .ad b
  2398. .RT
  2399. .PP
  2400. For network elements that operate only in the floating TU\(hy1/TU\(hy2 
  2401. mode, a simplified multiframe alignment byte may be used. The simplified 
  2402. version 
  2403. provides only the 500 \(*ms multiframe. The 2 or 3\ ms multiframe of any 
  2404. signalling within floating TU\(hy1s is indicated by per\(hyTU multiframe 
  2405. indicators carried 
  2406. within the TU\(hy1. Figure\ 3\(hy13/G.709 shows the VC\(hy1/VC\(hy2 mapping 
  2407. in the 
  2408. multiframed TU\(hy1/TU\(hy2.
  2409. .PP
  2410. A converter from locked to floating TUs is permitted to pass H4
  2411. through transparently. A converter from floating to locked TUs must recover 
  2412. and align the multiframes from all of the floating TUs, and thus can transmit 
  2413. any convenient full multiframe on the locked TU side. 
  2414. .RT
  2415. .sp 1P
  2416. .LP
  2417. 3.3.4
  2418.     \fITU\(hy1/TU\(hy2 frequency justification\fR 
  2419. .sp 9p
  2420. .RT
  2421. .PP
  2422. The TU\(hy1/TU\(hy2 pointer is used to frequency justify the VC\(hy1/VC\(hy2
  2423. exactly the same way that the TU\(hy3 pointer is used to frequency justify the
  2424. VC\(hy3. A positive justification opportunity immediately follows the V3\ byte.
  2425. .PP
  2426. Additionally, V3 serves as the negative justification opportunity such that
  2427. when the opportunity is taken, V3 is overwritten by data. This is also shown
  2428. in Figure\ 3\(hy15/G.709. The indication of whether or not a justification
  2429. opportunity has been taken is provided by the I\(hy and D\(hybits of the 
  2430. pointer in the current TU multiframe. The value contained in V3 when not 
  2431. being used for a negative justification is not defined. The receiver is 
  2432. required to ignore the value contained in V3 whenever it is not used as 
  2433. negative justification. 
  2434. .RT
  2435. .sp 1P
  2436. .LP
  2437. 3.3.5
  2438.     \fITU\(hy1/TU\(hy2 sizes\fR 
  2439. .sp 9p
  2440. .RT
  2441. .PP
  2442. Bits 5 and 6 of TU\(hy1/TU\(hy2 pointer indicate the size of the TU.
  2443. Four sizes are currently provided as shown in Table\ 3\(hy1/G.709.
  2444. .RT
  2445. .ce
  2446. \fBH.T. [T1.709]\fR 
  2447. .ce
  2448. TABLE\ 3\(hy1/G.709
  2449. .ps 9
  2450. .vs 11
  2451. .nr VS 11
  2452. .nr PS 9
  2453. .TS
  2454. center box;
  2455. cw(60p) | cw(60p) | cw(60p) .
  2456. Size  (binary)    Designation     {
  2457. TU pointer range
  2458. (in 500 \(*ms)
  2459.  }
  2460. _
  2461. .T&
  2462. cw(60p) | cw(60p) | cw(60p) .
  2463. 01    TU\(hy22    0 \*`a 571
  2464. .T&
  2465. cw(60p) | cw(60p) | cw(60p) .
  2466. 00    TU\(hy21    0 \*`a 427
  2467. .T&
  2468. cw(60p) | cw(60p) | cw(60p) .
  2469. 10    TU\(hy12    0 \*`a 139
  2470. .T&
  2471. cw(60p) | cw(60p) | cw(60p) .
  2472. 11    TU\(hy11    0 \*`a 103
  2473. _
  2474. .TE
  2475. .nr PS 9
  2476. .RT
  2477. .ad r
  2478. \fBTable 3\(hy1/G.709 [T1.709], p.\fR 
  2479. .sp 1P
  2480. .RT
  2481. .ad b
  2482. .RT
  2483. .PP
  2484. Note that this technique is only used at the TU\(hy1/TU\(hy2
  2485. levels.
  2486. .bp
  2487. .sp 1P
  2488. .LP
  2489. 3.3.6
  2490.     \fINew data flag (NDF)\fR 
  2491. .sp 9p
  2492. .RT
  2493. .PP
  2494. Bits 1\(hy4 (N\(hybits) of the pointer word carry an NDF. It is the
  2495. mechanism which allows an arbitrary change of the value of a pointer, and
  2496. possibly also the size of the TU, if that change is due to a change in the
  2497. payload. If the change includes a change in size then, implicitly, there 
  2498. must be a simultaneous new data transition in all of the TUs in the TUG\(hy21. 
  2499. .PP
  2500. As with the TU\(hy3 pointer NDF, the normal value is 0110 (transmitted), 
  2501. and the value 1001 (received exactly) indicates a new alignment for the 
  2502. VC, and possibly a new size. If a new size is indicated, then all TU pointers 
  2503. (1 to 4) in the TUG\(hy21 must simultaneously indicate NDF with the same 
  2504. new size. The new alignment, and possibly size, is indicated by the pointer 
  2505. value and size value accompanying the NDF and takes effect at the offset 
  2506. indicated. The NDF should be enabled when the pointer value transits between 
  2507. its normal value and the 
  2508. concatenation indication (CI).
  2509. .RT
  2510. .sp 1P
  2511. .LP
  2512. 3.3.7
  2513.     \fITU concatenation\fR 
  2514. .sp 9p
  2515. .RT
  2516. .PP
  2517. TU\(hy2s may be concatenated to form a TU\(hy2\(hymc (concatenated m \(mu
  2518. TU\(hy2s) to carry payloads requiring a capacity of more than a C\(hy21 
  2519. (for the 
  2520. TU\(hy21 case) or C\(hy22 (for the TU\(hy22 case). A CI (1001 in bits\ 
  2521. 1\(hy4, bits\ 5\(hy6 
  2522. unspecified, and all 1s in bits\ 7\(hy16 of the TU\(hy2 pointer) is used 
  2523. to show that this multi\(hyC\(hy2 payload, carried in a single VC\(hy2\(hymc 
  2524. (concatenated m\ \(mu\ VC\(hy2), 
  2525. must be kept together.
  2526. .PP
  2527. Note that the TU\(hy2 is carried in a TUG\(hy2 as shown in Figure 5\(hy4/G.709 
  2528. and Figure\ 5\(hy5/G.709. 
  2529. .PP
  2530. If a TU\(hy2 pointer contains the concatenation indication, then the
  2531. pointer processor determines that this TU\(hy2 is concatenated to the previous
  2532. TU\(hy2, and all operations indicated by the previous TU\(hy2 pointer are to be
  2533. performed on this TU\(hy2 as well.
  2534. .RT
  2535. .sp 1P
  2536. .LP
  2537. 3.3.8
  2538.     \fITU pointer generation and interpretation\fR 
  2539. .sp 9p
  2540. .RT
  2541. .PP
  2542. The rules for generating and interpreting the TU\(hy1/TU\(hy2 pointer for 
  2543. the VC\(hy1/VC\(hy2 are an extension to the rules provided in \(sc\(sc\ 
  2544. 3.2.5 and 3.2.6 for the TU\(hy3 pointer with the following modifications: 
  2545. .RT
  2546. .LP
  2547.     1)
  2548.      The term TU\(hy3 is replaced with TU\(hy1/TU\(hy2 and the term VC\(hy3 
  2549. is replaced with VC\(hy1/VC\(hy2. 
  2550. .LP
  2551.     2)
  2552.      Additional pointer generation rule 6: If the size of the TU within a 
  2553. TUG\(hy21 is to change, then an NDF, as described in rule\ 5, is to be 
  2554. sent in all TUs of the new size in the group simultaneously.
  2555. .LP
  2556.     3)
  2557.      Additional pointer interpretation rule 6: If an NDF of 1001 and an arbitrary 
  2558. new size of TU are received simultaneously in all of the TUs within a TUG\(hy21, 
  2559. then the coincident pointers and sizes shall replace the 
  2560. current ones immediately.
  2561. .sp 1P
  2562. .LP
  2563. 3.4
  2564.     \fIPointer operation for STM\(hy1 concatenation\fR 
  2565. .sp 9p
  2566. .RT
  2567. .PP
  2568. A concatenation indication contained in the AU\(hy4 pointer is used
  2569. to show that the STM\(hy1 is part of an STM\(hyNc.
  2570. .PP
  2571. The AU\(hy4 within the first STM\(hy1 of an STM\(hyNc shall have a normal 
  2572. range of pointer values. All subsequent AU\(hy4s within the grouped STM\(hyNc 
  2573. shall have 
  2574. their pointer values set to 1001 in bits\ 1\(hy4, bits\ 5\(hy6 unspecified, 
  2575. and all 1s in bits\ 7\(hy16. Since this value does not indicate a valid 
  2576. offset, the pointer 
  2577. processors shall interpret this value to mean that they shall perform the 
  2578. same operations as performed on the first AU\(hy4 of the grouped STM\(hyNc. 
  2579. The NDF must be set when changing a pointer to/from the concatenation value. 
  2580. .RT
  2581. .sp 1P
  2582. .LP
  2583. 3.4.1
  2584.     \fIPointer generation\fR 
  2585. .sp 9p
  2586. .RT
  2587. .PP
  2588. The following additional pointer generation rule shall apply for
  2589. AU\(hy4 pointers:
  2590. .PP
  2591. If an STM\(hyNc signal is being transmitted, a pointer is generated for 
  2592. the AU\(hy4 within the first STM\(hy1 only. The concatenation indication 
  2593. is generated in place of the other pointers; all operations indicated by 
  2594. the AU\(hy4 pointer in the first STM\(hy1 apply to each STM\(hy1 in the 
  2595. STM\(hyNc. 
  2596. .bp
  2597. .RT
  2598. .sp 1P
  2599. .LP
  2600. 3.4.2
  2601.     \fIPointer interpretation\fR 
  2602. .sp 9p
  2603. .RT
  2604. .PP
  2605. The following additional pointer interpretation rule shall apply
  2606. for AU\(hy4 pointers:
  2607. .PP
  2608. If the pointer contains the concatenation indication, then the
  2609. operations performed on the STM\(hy1 are identical to those performed on 
  2610. the first STM\(hy1 within the STM\(hyNc. Rules\ 3 and 4 of \(sc\ 3.1.6 
  2611. do not apply to this 
  2612. pointer.
  2613. .RT
  2614. .sp 2P
  2615. .LP
  2616. \fB4\fR     \fBPath overhead\fR 
  2617. .sp 1P
  2618. .RT
  2619. .sp 1P
  2620. .LP
  2621. 4.1
  2622.     \fIVC\(hy1/VC\(hy2 path overhead\fR 
  2623. .sp 9p
  2624. .RT
  2625. .PP
  2626. The first byte in the VC\(hy1/VC\(hy2 pointed to by the TU\(hy1/TU\(hy2 
  2627. pointer is the VC\(hy1/VC\(hy2 path overhead byte. This byte is designated 
  2628. as V5. 
  2629. .PP
  2630. This byte provides the functions of error checking, signal, label and path 
  2631. status of the VC\(hy1/VC\(hy2 paths. The bit assignments of the VC\(hy1/VC\(hy2 
  2632. POH 
  2633. are specified in the following paragraphs and are illustrated in
  2634. Figure\ 4\(hy1/G.709.
  2635. .PP
  2636. V5 is used only in floating mode VC\(hy1/VC\(hy2s and is designated as an
  2637. R\(hybyte in locked mode VC\(hy1/VC\(hy2s. Floating mode and locked mode 
  2638. operation is 
  2639. described in \(sc\ 5.8.
  2640. .PP
  2641. Bits 1 and 2 are used for error performance monitoring. A bit
  2642. interleaved parity (BIP) scheme is specified. Bit 1 is set such that parity
  2643. of all odd number bits (1, 3, 5 and 7) in all bytes in the previous VC\(hy1/VC\(hy2 
  2644. is even and bit\ 2 is set similarly for the even number bits (2, 4, 6 and 
  2645. 8). 
  2646. Note that the calculation of the BIP\(hy2 includes the VC\(hy1/VC\(hy2 
  2647. POH bytes but 
  2648. excludes the TU\(hy1/TU\(hy2 pointers.
  2649. .PP
  2650. Bit 3 is a VC\(hy1B/FVC\(hy2 path far\(hyend\(hyblock\(hyerror (FEBE) indication 
  2651. that is set to 1 and sent back towards a VC\(hy1/VC\(hy2 path originator 
  2652. if one or more 
  2653. errors were detected by the BIP\(hy2, and is otherwise set to\ 0.
  2654. .PP
  2655. Bit 4 is unused (X). The receiver is required to ignore the value of this 
  2656. bit. 
  2657. .PP
  2658. Bits\ 5 through 7 provide a VC\(hy1/VC\(hy2 signal label. Eight binary 
  2659. values are possible in these three bits. Value\ 0 indicates \*QVC\(hy1/VC\(hy2 
  2660. path 
  2661. unequipped\*U, and value\ 1 indicates \*QVC\(hy1/VC\(hy2 path equipped 
  2662. \(em\ non\(hyspecific 
  2663. payload\*U. The remaining six values are reserved to be defined as required in
  2664. specific VC\(hy1/VC\(hy2 mappings. Any value received, other than 0, indicates 
  2665. an 
  2666. equipped VC\(hy1/VC\(hy2 path.
  2667. .PP
  2668. Bit 8 is a VC\(hy1/VC\(hy2 path remote alarm indication. This bit is set 
  2669. to a 1 if either a TU\(hy1/TU\(hy2 path alarm indication signal (AIS) or 
  2670. a signal 
  2671. failure condition is being received, otherwise it is set to\ 0. The VC\(hy1/VC\(hy2 
  2672. path remote alarm indication is sent back by the VC\(hy1/VC\(hy2 assembler.
  2673. .RT
  2674. .LP
  2675. .rs
  2676. .sp 16P
  2677. .ad r
  2678. \fBFigure 4\(hy1/G.709, p.\fR 
  2679. .sp 1P
  2680. .RT
  2681. .ad b
  2682. .RT
  2683. .LP
  2684. .bp
  2685. .sp 1P
  2686. .LP
  2687. 4.2
  2688.     \fIVC\(hy3/VC\(hy4 path overhead\fR 
  2689. .sp 9p
  2690. .RT
  2691. .PP
  2692. The VC\(hy3/VC\(hy4 POH will be assigned to and remain with the payload 
  2693. until the payload is demultiplexed and will be used for functions that 
  2694. are 
  2695. necessary in transporting all VC\(hy3/VC\(hy4. Note that this does not 
  2696. preclude the allocation of other overhead in specific mappings (such as 
  2697. justification 
  2698. control for mapping asynchronous 44 | 36\ kbit/s signals). That type of 
  2699. overhead is payload specific whereas the POH defined in this section is 
  2700. payload 
  2701. independent.
  2702. .PP
  2703. The VC\(hy4/VC\(hy32 POH consists of nine bytes denoted J1, B2, C2, G1, 
  2704. F2, H4, Z1\(hyZ3. The VC\(hy31 POH consists of six bytes denoted J1, B3, 
  2705. C2, G1, G2, 
  2706. H4.
  2707. .RT
  2708. .sp 1P
  2709. .LP
  2710. 4.2.1
  2711.     \fIVC\(hy3/VC\(hy4 path trace (J1)\fR 
  2712. .sp 9p
  2713. .RT
  2714. .PP
  2715. This is the first byte in the VC; its location is indicated by the associated 
  2716. AU/TU pointer. This byte is used to repetitively transmit a 64\ byte, fixed 
  2717. length string so that a path receiving terminal can verify its continued 
  2718. connection to the intended transmitter. The content of the message is not 
  2719. constrained by this standard since it is assumed to be user programmable at
  2720. both transmit and receive ends.
  2721. .RT
  2722. .sp 1P
  2723. .LP
  2724. 4.2.2
  2725.     \fIPath BIP\(hy8 (B3)\fR 
  2726. .sp 9p
  2727. .RT
  2728. .PP
  2729. One byte is allocated in each VC\(hy3 or VC\(hy4 for a path error
  2730. monitoring function. This function shall be a BIP\(hy8 code using even 
  2731. parity. The path BIP\(hy8 is calculated over all bits of the previous VC\(hy3 
  2732. or VC\(hy4 before 
  2733. scrambling. The computed BIP\(hy8 is placed in the B3 byte of the VC\(hy3 
  2734. or VC\(hy4 
  2735. before scrambling.
  2736. .RT
  2737. .sp 1P
  2738. .LP
  2739. 4.2.3
  2740.     \fISignal label (C2)\fR 
  2741. .sp 9p
  2742. .RT
  2743. .PP
  2744. One byte is allocated to indicate the composition of the VC\(hy3/VC\(hy4. 
  2745. Of the 256 possible binary values, two are defined here and the remaining 
  2746. 254 values are reserved to be defined as required in specific VC\(hy3/VC\(hy4 
  2747. mappings.
  2748. .RT
  2749. .LP
  2750.     \(em
  2751.     Value 0 indicates \*QVC\(hy3/VC\(hy4 path unequipped\*U. This value
  2752. shall be originated if the section is complete but there is no VC\(hy3/VC\(hy4 
  2753. path originating equipment. 
  2754. .LP
  2755.     \(em
  2756.     Value 1 indicates \*QVC\(hy3/VC\(hy4 path equipped \(em\ non\(hyspecific
  2757. payload\*U. This value can be used for all payloads that need no further
  2758. differentiation, or that achieve differentiation by other means such as
  2759. messages from an operations system.
  2760. .PP
  2761. Note that any value received, other than value 0, constitutes an \*Uequipped\*U 
  2762. condition. 
  2763. .sp 1P
  2764. .LP
  2765. 4.2.4
  2766.     \fIPath status (G1)\fR 
  2767. .sp 9p
  2768. .RT
  2769. .PP
  2770. One byte is allocated to convey back to a VC\(hy3/VC\(hy4 path originator 
  2771. the path terminating status and performance. This feature permits the status 
  2772. and performance of the complete duplex path to be monitored at either end, 
  2773. or at any point along that path. As illustrated in Figure\ 4\(hy2/G.709, 
  2774. bits\ 1 
  2775. through 4 convey the count of interleaved\(hybit blocks that have been 
  2776. detected in error by the path BIP\(hy8 code\ (B3). This count has nine 
  2777. legal values, namely 0\(hy8 errors. The remaining seven possible values 
  2778. represented by these four bits can only result from some unrelated condition 
  2779. and shall be interpreted as zero 
  2780. errors. VC\(hy3/VC\(hy4 path remote alarm indication is sent back by the 
  2781. VC\(hy3/VC\(hy4 
  2782. assembler whenever the VC\(hy3/VC\(hy4 assembler is not receiving a valid 
  2783. signal. The VC\(hy3/VC\(hy4 path remote alarm indication is bit\ 5, which 
  2784. is set to one to 
  2785. indicate VC\(hy3/VC\(hy4 path remote alarm and is otherwise set to zero. 
  2786. The specific received conditions under which VC\(hy3/VC\(hy4 path remote 
  2787. alarm is initiated are 
  2788. path AIS, signal failure conditions or path tracer mismatch. Bits\ 6, 7 and\ 8
  2789. are not used.
  2790. .RT
  2791. .sp 1P
  2792. .LP
  2793. 4.2.5
  2794.     \fIPath user channel (F2)\fR 
  2795. .sp 9p
  2796. .RT
  2797. .PP
  2798. One byte is allocated for user communication purposes between path  elements.
  2799. .RT
  2800. .sp 1P
  2801. .LP
  2802. 4.2.6
  2803.     \fIMultiframe indicator (H4)\fR 
  2804. .sp 9p
  2805. .RT
  2806. .PP
  2807. This byte provides a generalized multiframe indicator for payloads. Currently, 
  2808. this indicator is only used for TUG\(hystructured payloads as described 
  2809. in \(sc\ 3.3.3. 
  2810. .RT
  2811. .sp 1P
  2812. .LP
  2813. 4.2.7
  2814.     \fISpare (Z3\(hyZ5)\fR 
  2815. .sp 9p
  2816. .RT
  2817. .PP
  2818. Three bytes are allocated for future, as yet undefined, purposes. These 
  2819. bytes have no defined value. The receiver is required to ignore the value 
  2820. contained in these bytes. 
  2821. .bp
  2822. .RT
  2823. .LP
  2824. .rs
  2825. .sp 13P
  2826. .ad r
  2827. \fBFigure 4\(hy2/G.709, p.\fR 
  2828. .sp 1P
  2829. .RT
  2830. .ad b
  2831. .RT
  2832. .sp 2P
  2833. .LP
  2834. \fB5\fR     \fBMapping of tributaries into VCs\fR 
  2835. .sp 1P
  2836. .RT
  2837. .PP
  2838. Accommodation of asynchronous and synchronous tributaries presently defined 
  2839. in Recommendation\ G.702 shall be possible. At the TU\(hy1/TU\(hy2 level, 
  2840. asynchronous accommodation utilizes only the floating mode, whereas synchronous 
  2841. accommodation utilizes both the locked and the floating mode. 
  2842. .PP
  2843. Figure 5\(hy1/G.709 shows TU\(hy1 and TU\(hy2 sizes and formats.
  2844. .RT
  2845. .sp 2P
  2846. .LP
  2847. 5.1
  2848.     \fIMapping of tributaries into VC\(hy4\fR 
  2849. .sp 1P
  2850. .RT
  2851. .sp 1P
  2852. .LP
  2853. 5.1.1
  2854.     \fIAsynchronous 139 | 64 kbit/s\fR 
  2855. .sp 9p
  2856. .RT
  2857. .PP
  2858. One 139 | 64 kbit/s signal can be mapped into a VC\(hy4 container of an 
  2859. STM\(hy1 frame as shown in Figures\ 5\(hy2/G.709 and 5\(hy3/G.709. 
  2860. .PP
  2861. The VC\(hy4 container consists of nine bytes (1 column) path overhead
  2862. (POH) plus a 9\ row by 260\ column payload structure as shown in
  2863. Figure\ 5\(hy2/G.709.
  2864. .PP
  2865. This payload can be used to carry one 139 | 64 kbit/s signal:
  2866. .RT
  2867. .LP
  2868.     \(em
  2869.     Each of the nine rows is partitioned into 20 blocks,
  2870. consisting of 13\ bytes each (Figure\ 5\(hy2/G.709).
  2871. .LP
  2872.     \(em
  2873.     In each row one justification opportunity (S) bit and five
  2874. justification control (C)\ bits are provided (Figure\ 5\(hy3/G.709).
  2875. .LP
  2876.     \(em
  2877.     The first byte of one
  2878. block consists of:
  2879. .LP
  2880.     i)
  2881.     eight information (I) bits (byte W), or
  2882. .LP
  2883.     ii)
  2884.     eight fixed stuff (R) bits (byte Y), or
  2885. .LP
  2886.     iii)
  2887.      one justification control (C) bits, plus five fixed fixed stuff (R)\ 
  2888. bits, plus two overhead (O)\ bits (byte\ X), or 
  2889. .LP
  2890.     iv)
  2891.     six information (I) bits, plus one justification
  2892. opportunity (S)\ bit, plus one fixed stuff (R)\ bit, (byte\ Z).
  2893. .LP
  2894.     \(em
  2895.     The last 12 bytes of one block consists of information
  2896. bits\ (I).
  2897. .PP
  2898. The sequence of all these bytes is shown in Figure\ 5\(hy3/G.709.
  2899. .PP
  2900. The overhead (O) bits are reserved for further overhead communication purposes. 
  2901. .PP
  2902. The set of five justification control (C) bits in every row is
  2903. used to control the corresponding justification opportunity (S)\ bit.
  2904. C\ C\ C\ C\ C\ =\ 0\ 0\ 0\ 0\ 0 indicates that the S bit is an information 
  2905. bit, whereas C\ C\ C\ C\ C\ =\ 1\ 1\ 1\ 1\ 1 indicates that the S bit is 
  2906. a justification bit. 
  2907. Majority vote should be used to make the justification decision in the
  2908. desynchronizer for protection against single and double bit errors in the
  2909. C\ bits.
  2910. .PP
  2911. The value contained in the S bit when used as justification bit is not 
  2912. defined. The receiver is required to ignore the value contained in this 
  2913. bit 
  2914. whenever it is used as a justification bit.
  2915. .bp
  2916. .RT
  2917. .LP
  2918. .rs
  2919. .sp 47P
  2920. .ad r
  2921. \fBFigura 5\(hy1/G.709, p.\fR 
  2922. .sp 1P
  2923. .RT
  2924. .ad b
  2925. .RT
  2926. .LP
  2927. .bp
  2928. .LP
  2929. .rs
  2930. .sp 22P
  2931. .ad r
  2932. \fBFigura 5\(hy2/G.709, p.\fR 
  2933. .sp 1P
  2934. .RT
  2935. .ad b
  2936. .RT
  2937. .LP
  2938. .rs
  2939. .sp 27P
  2940. .ad r
  2941. \fBFigura 5\(hy3/G.709, p.\fR 
  2942. .sp 1P
  2943. .RT
  2944. .ad b
  2945. .RT
  2946. .LP
  2947. .bp
  2948. .sp 1P
  2949. .LP
  2950. 5.1.2
  2951.     \fITUG\(hy22\fR 
  2952. .sp 9p
  2953. .RT
  2954. .PP
  2955. Sixteen TUG\(hy22s can be mapped into a VC\(hy4. This is illustrated in 
  2956. three\(hydimensional form in\ a) of Figure\ 5\(hy4/G.709 and in linear 
  2957. form in\ b) of 
  2958. Figure\ 5\(hy4/G.709.
  2959. .RT
  2960. .LP
  2961. .rs
  2962. .sp 47P
  2963. .ad r
  2964. \fBFigure 5\(hy4/G.709, p.\fR 
  2965. .sp 1P
  2966. .RT
  2967. .ad b
  2968. .RT
  2969. .LP
  2970. .bp
  2971. .sp 1P
  2972. .LP
  2973. 5.1.3
  2974.     \fITUG\(hy21\fR 
  2975. .sp 9p
  2976. .RT
  2977. .PP
  2978. Twenty\(hyone TUG\(hy21s can be mapped into a VC\(hy4.  This is shown in
  2979. three\(hydimensional form in\ a) of Figure\ 5\(hy5/G.709 and in linear 
  2980. form in\ b) of 
  2981. Figure\ 5\(hy5/G.709.
  2982. .RT
  2983. .LP
  2984. .rs
  2985. .sp 47P
  2986. .ad r
  2987. \fBFigure 5\(hy5/G.709, p. 50\fR 
  2988. .sp 1P
  2989. .RT
  2990. .ad b
  2991. .RT
  2992. .LP
  2993. .bp
  2994. .sp 1P
  2995. .LP
  2996. 5.1.4
  2997.     \fITU\(hy32\fR 
  2998. .sp 9p
  2999. .RT
  3000. .PP
  3001. Three TU\(hy32s can be mapped into a VC\(hy4. This is illustrated in
  3002. Figure\ 5\(hy6/G.709.
  3003. .RT
  3004. .LP
  3005. .rs
  3006. .sp 22P
  3007. .ad r
  3008. \fBFigure 5\(hy6/G.709, p.\fR 
  3009. .sp 1P
  3010. .RT
  3011. .ad b
  3012. .RT
  3013. .sp 1P
  3014. .LP
  3015. 5.1.5
  3016.     \fITU\(hy31\fR 
  3017. .sp 9p
  3018. .RT
  3019. .PP
  3020. Four TU\(hy31s can be mapped into a VC\(hy4. This is illustrated in
  3021. Figure\ 5\(hy7/G.709.
  3022. .RT
  3023. .LP
  3024. .rs
  3025. .sp 22P
  3026. .ad r
  3027. \fBFigure 5\(hy7/G.709, p.\fR 
  3028. .sp 1P
  3029. .RT
  3030. .ad b
  3031. .RT
  3032. .LP
  3033. .bp
  3034. .sp 2P
  3035. .LP
  3036. 5.2
  3037.     \fIMapping of tributaries into VC\(hy32\fR 
  3038. .sp 1P
  3039. .RT
  3040. .sp 1P
  3041. .LP
  3042. 5.2.1
  3043.     \fIAsynchronous 44 | 36 kbit/s\fR 
  3044. .sp 9p
  3045. .RT
  3046. .PP
  3047. One 44 | 36 kbit/s signal can be mapped into a VC\(hy32, as shown in
  3048. Figure\ 5\(hy8/G.709.
  3049. .PP
  3050. The VC\(hy32 consists of nine subframes every 125 \(*ms. Each subframe
  3051. consists of one byte of VC\(hy3 POH, 621 data bits, a set of five justification
  3052. control bits, one justification opportunity bit and two overhead communication 
  3053. channel bits. The remaining bits are fixed stuff (R)\ bits. The O\ bits 
  3054. are 
  3055. reserved for future overhead communication purposes.
  3056. .PP
  3057. The set of five justification control (C) bits is used to control the justification 
  3058. opportunity (S)\ bit. C\ C\ C\ C\ C\ =\ 0\ 0\ 0\ 0\ 0 indicates that the 
  3059. S\ bit is a data bit, whereas C\ C\ C\ C\ C\ =\ 1\ 1\ 1\ 1\ 1 indicates 
  3060. that S\ bit is a 
  3061. justification bit. Majority vote should be used to make the justification
  3062. decision in the desynchronizer for protection against single and double bit
  3063. errors in the C\ bits.
  3064. .PP
  3065. The value contained in the S bit when used as justification bits is
  3066. not defined. The receiver is required to ignore the value contained in 
  3067. this bit whenever it is used as a justification bit. 
  3068. .RT
  3069. .LP
  3070. .rs
  3071. .sp 39P
  3072. .ad r
  3073. \fBFigure 5\(hy8/709, p.\fR 
  3074. .sp 1P
  3075. .RT
  3076. .ad b
  3077. .RT
  3078. .LP
  3079. .bp
  3080. .sp 1P
  3081. .LP
  3082. 5.2.2
  3083.     \fITUG\(hy21\fR 
  3084. .sp 9p
  3085. .RT
  3086. .PP
  3087. Seven TUG\(hy21s can be mapped into a VC\(hy32. This is illustrated in
  3088. Figure\ 5\(hy9/G.709. The figure also illustrates the formation of the 
  3089. TUG\(hy21 from TU\(hy11, TU\(hy12 and TU\(hy21. 
  3090. .RT
  3091. .LP
  3092. .rs
  3093. .sp 30P
  3094. .ad r
  3095. \fBFigure 5\(hy9/G.709, p.\fR 
  3096. .sp 1P
  3097. .RT
  3098. .ad b
  3099. .RT
  3100. .sp 2P
  3101. .LP
  3102. 5.3
  3103.     \fIMapping of tributaries into VC\(hy31\fR 
  3104. .sp 1P
  3105. .RT
  3106. .sp 1P
  3107. .LP
  3108. 5.3.1
  3109.     \fIAsynchronous 34 | 68 kbit/s\fR 
  3110. .sp 9p
  3111. .RT
  3112. .PP
  3113. One 34 | 68 kbit/s signal can be mapped into a VC\(hy31 as shown in
  3114. Figure\ 5\(hy10/G.709.
  3115. .PP
  3116. In addition to the VC\(hy31 POH, the VC\(hy31 consists of a payload of
  3117. 9\ \(mu\ 64\ bytes every 125\ \(*ms. This payload is divided in three subframes, 
  3118. each 
  3119. subframe divided in 12\ sectors and consisting of:
  3120. .RT
  3121. .LP
  3122.     \(em
  3123.     1431 information (I) bits.
  3124. .LP
  3125.     \(em
  3126.     two sets of five justification control bits (C\d1\u, C\d2\u).
  3127. .LP
  3128.     \(em
  3129.     two justification opportunity bits (S\d1\u, S\d2\u).
  3130. .LP
  3131.     \(em
  3132.     93 fixed stuff bits (R).
  3133. .PP
  3134. Two sets (C\d1\u, C\d2\u) of five justification control bits are
  3135. used to control the two justification opportunity bits\ S\d1\uand S\d2\urespectively. 
  3136. .PP
  3137. C\d1\uC\d1\uC\d1\uC\d1\uC\d1\u= 0 0 0 0 0 indicates that S\d1\uis a
  3138. data bit while C\d1\uC\d1\uC\d1\uC\d1\uC\d1\u\ =\ 1 1 1 1 1 indicates that 
  3139. S\d1\uis a justification bit. C\d2\u\ bits control S\d2\uin the same way. 
  3140. Majority vote should be used to make the justification decision in the 
  3141. desynchronizer for 
  3142. protection against single and double bit errors in the C\ bits.
  3143. .bp
  3144. .PP
  3145. The value contained in S\d1\uand S\d2\uwhen they are justification
  3146. bits is not defined. The receiver is required to ignore the value contained 
  3147. in these bits whenever they are used as justification bits. 
  3148. .PP
  3149. \fINote\fR \ \(em\ The same mapping could be used for bit or byte synchronous
  3150. 34 | 68\ kbit/s.  In these cases, S\d1\u\ bit should be a fixed stuff and the
  3151. S\d2\u\ bit an information bit. By setting the C\d1\u\ bits to\ 1 and the 
  3152. C\d2\u\ bits to\ 0, a common desynchronizer could be used for both asynchronous 
  3153. and 
  3154. synchronous 34 | 68\ kbit/s.
  3155. .RT
  3156. .LP
  3157. .rs
  3158. .sp 24P
  3159. .ad r
  3160. \fBFigure 5\(hy10/G.709, p.\fR 
  3161. .sp 1P
  3162. .RT
  3163. .ad b
  3164. .RT
  3165. .sp 1P
  3166. .LP
  3167. 5.3.2
  3168.     \fITUG\(hy22\fR 
  3169. .sp 9p
  3170. .RT
  3171. .PP
  3172. Four TUG\(hy22s can be mapped into a VC\(hy31.  This is illustrated in
  3173. Figure\ 5\(hy11/G.709. The figure also illustrates the formation of the 
  3174. TUG\(hy22 from TU\(hy11, TU\(hy12 and TU\(hy22. 
  3175. .RT
  3176. .sp 1P
  3177. .LP
  3178. 5.3.3
  3179.     \fITUG\(hy21\fR 
  3180. .sp 9p
  3181. .RT
  3182. .PP
  3183. Five TUG\(hy21s can be mapped into a VC\(hy31.  This is illustrated in
  3184. Figure\ 5\(hy12/G.709. The figure also illustrates the formation of the 
  3185. TUG\(hy21 from TU\(hy11, TU\(hy12 and TU\(hy21. 
  3186. .RT
  3187. .sp 2P
  3188. .LP
  3189. 5.4
  3190.     \fIMapping of tributaries into VC\(hy22\fR 
  3191. .sp 1P
  3192. .RT
  3193. .sp 1P
  3194. .LP
  3195. 5.4.1
  3196.     \fIAsynchronous 8448 kbit/s\fR 
  3197. .sp 9p
  3198. .RT
  3199. .PP
  3200. One 8448 kbit/s signal can be mapped into a VC\(hy22.
  3201. Figure\ 5\(hy13/G.709 shows this over a period of 500\ \(*ms.
  3202. .PP
  3203. In addition to the VC\(hy22 POH, the VC\(hy22 consists of:
  3204. .RT
  3205. .LP
  3206.     \(em
  3207.     4220 information (I) bits.
  3208. .LP
  3209.     \(em
  3210.     24 justification control bits (C\d1\u, C\d2\u).
  3211. .LP
  3212.     \(em
  3213.     eight justification opportunity bits (S\d1\u, S\d2\u).
  3214. .LP
  3215.     \(em
  3216.     316 fixed stuff (R) bits.
  3217. .bp
  3218. .LP
  3219. .rs
  3220. .sp 26P
  3221. .ad r
  3222. \fBFigure 5\(hy11/G.709, p. 56\fR 
  3223. .sp 1P
  3224. .RT
  3225. .ad b
  3226. .RT
  3227. .LP
  3228. .rs
  3229. .sp 21P
  3230. .ad r
  3231. \fBFigure 5\(hy12/G.709, p. 57\fR 
  3232. .sp 1P
  3233. .RT
  3234. .ad b
  3235. .RT
  3236. .LP
  3237. .bp
  3238. .PP
  3239. Two sets (C\d1\u, C\d2\u) of three justification control bits are
  3240. used to control the two justification opportunity bits\ S\d1\uand\ S\d2\urespectively. 
  3241. .PP
  3242. C\d1\uC\d1\uC\d1\u= 0 0 0 indicates that S\d1\uis a data bit while
  3243. C\d1\uC\d1\uC\d1\u\ =\ 1 1 1 indicates that S1 is a justification bit. 
  3244. C\d2\u\ bits control S\d2\uin the same way. Majority vote should be used 
  3245. to make the 
  3246. justification decision in the desynchronizer for protection against single 
  3247. bit error in the C\ bits. 
  3248. .PP
  3249. The value contained in S\d1\uand S\d2\uwhen they are justification
  3250. bits is not defined. The receiver is required to ignore the value contained 
  3251. in these bits whenever they are used as justification bits. 
  3252. .RT
  3253. .LP
  3254. .rs
  3255. .sp 35P
  3256. .ad r
  3257. \fBFigure 5\(hy13/G.709, p.\fR 
  3258. .sp 1P
  3259. .RT
  3260. .ad b
  3261. .RT
  3262. .sp 1P
  3263. .LP
  3264. 5.4.2
  3265.     \fISynchronous 8448 kbit/s\fR 
  3266. .sp 9p
  3267. .RT
  3268. .PP
  3269. One bit or byte synchronous 8448 kbitB/Fs signal can be mapped into a VC\(hy22. 
  3270. Figure\ 5\(hy14/G.709 shows this over a period of 500\ \(*ms. 
  3271. .PP
  3272. \fINote\fR \ \(em\ A common desynchronizer can be used for both asynchronous 
  3273. and synchronous mappings. 
  3274. .bp
  3275. .RT
  3276. .LP
  3277. .rs
  3278. .sp 28P
  3279. .ad r
  3280. \fBFigure 5\(hy14/G.709, p.\fR 
  3281. .sp 1P
  3282. .RT
  3283. .ad b
  3284. .RT
  3285. .sp 2P
  3286. .LP
  3287. 5.5
  3288.     \fIMapping of tributaries into VC\(hy21\fR 
  3289. .sp 1P
  3290. .RT
  3291. .sp 1P
  3292. .LP
  3293. 5.5.1
  3294.     \fIAsynchronous 6312 kbit/s\fR 
  3295. .sp 9p
  3296. .RT
  3297. .PP
  3298. One 6312 kbit/s signal can be mapped into a VC\(hy21.
  3299. Figure\ 5\(hy15/G.709 shows this over a period of 500\ \(*ms.
  3300. .PP
  3301. In addition to the VC\(hy2 POH, the VC\(hy21 consists of 3152 data bits, 
  3302. 24 justification control bits, eight justification opportunity bits and 
  3303. 32\ overhead communication channel bits. The remaining bits are fixed stuff\ 
  3304. (R). The O\ bits are reserved for future overhead communication purposes. 
  3305. .PP
  3306. Two sets (C\d1\u, C\d2\u) of three justification control bits are used 
  3307. to control the two justification opportunities S\d1\uand S\d2\urespectively. 
  3308. C\d1\uC\d1\uC\d1\u\ =\ 0 0 0 indicates that S\d1\uis a data bit while
  3309. .PP
  3310. C\d1\uC\d1\uC\d1\u\ =\ 1 1 1 indicates that S\d1\uis a justification bit.
  3311. C\d2\ucontrols S\d2\uin the same way. Majority vote should be used to make
  3312. the justification decision in the desynchronizer for protection against
  3313. single bit errors in the C\ bits.
  3314. .PP
  3315. The value contained in S\d1\uand S\d2\uwhen they are justification
  3316. bits is not defined. The receiver is required to ignore the value contained 
  3317. in these bits whenever they are used as justification bits. 
  3318. .RT
  3319. .sp 1P
  3320. .LP
  3321. 5.5.2
  3322.     \fIBit synchronous 6312 kbit/s\fR 
  3323. .sp 9p
  3324. .RT
  3325. .PP
  3326. The bit synchronous mapping for 6312 kbit/s tributary is shown in Figure\ 
  3327. 5\(hy16/G.709. 
  3328. .PP
  3329. Note that a common desynchronizer can be used for both asynchronous
  3330. and bit synchronous mapping.
  3331. .bp
  3332. .RT
  3333. .LP
  3334. .rs
  3335. .sp 25P
  3336. .ad r
  3337. \fBFigure 5\(hy15/G.709, p.\fR 
  3338. .sp 1P
  3339. .RT
  3340. .ad b
  3341. .RT
  3342. .LP
  3343. .rs
  3344. .sp 25P
  3345. .ad r
  3346. \fBFigure 5\(hy16/G.709, p.\fR 
  3347. .sp 1P
  3348. .RT
  3349. .ad b
  3350. .RT
  3351. .LP
  3352. .bp
  3353. .sp 1P
  3354. .LP
  3355. 5.5.3
  3356.     \fIByte synchronous 6312 kbit/s\fR 
  3357. .sp 9p
  3358. .RT
  3359. .PP
  3360. Under study.
  3361. .RT
  3362. .sp 2P
  3363. .LP
  3364. 5.6
  3365.     \fIMapping of tributaries into VC\(hy12\fR 
  3366. .sp 1P
  3367. .RT
  3368. .sp 1P
  3369. .LP
  3370. 5.6.1
  3371.     \fIAsynchronous 2048 kbit/s\fR 
  3372. .sp 9p
  3373. .RT
  3374. .PP
  3375. One 2048 kbit/s signal can be mapped into a VC\(hy12.
  3376. Figure\ 5\(hy17/G.709 shows this over a period of 500\ \(*ms.
  3377. .PP
  3378. In addition to the VC\(hy1 POH, the VC\(hy12 consists of 1023 data bits, 
  3379. six justification control bits, two justification bits and eight overhead 
  3380. communication channel bits. The remaining bits are fixed stuff (R)\ bits. The
  3381. O\ bits are reserved for future overhead communication purposes.
  3382. .PP
  3383. Two sets (C\d1\u, C\d2\u) of three justification control bits are used 
  3384. to control the two justification opportunities S\d1\uand S\d2\urespectively.\fR 
  3385. C\d1\uC\d1\uC\d1\u\ =\ 0 0 0 indicates that S\d1\uis a data bit while C\d1\uC\d1\uC\d1\u\ 
  3386. =\ 1 1 1 indicates that S\d1\uis a justification bit. C\d2\ucontrols S\d2\uin 
  3387. the same way. Majority vote should be used to make the justification 
  3388. decision in the desynchronizer for protection against single bit errors 
  3389. in the C\ bits. 
  3390. .PP
  3391. The value contained in S\d1\uand S\d2\uwhen they are justification
  3392. bits is not defined. The receiver is required to ignore the value contained 
  3393. in these bits whenever they are used as justification bits. 
  3394. .RT
  3395. .LP
  3396. .rs
  3397. .sp 32P
  3398. .ad r
  3399. \fBFigure 5\(hy17/G.709, p.\fR 
  3400. .sp 1P
  3401. .RT
  3402. .ad b
  3403. .RT
  3404. .LP
  3405. .bp
  3406. .sp 1P
  3407. .LP
  3408. 5.6.2
  3409.     \fIBit synchronous 2048 kbit/s\fR 
  3410. .sp 9p
  3411. .RT
  3412. .PP
  3413. The bit synchronous mapping for 2048 kbit/s tributaries is shown in Figure\ 
  3414. 5\(hy18/G.709. 
  3415. .PP
  3416. Note that a common desynchronizer can be used for both asynchronous
  3417. and bit synchronous mappings.
  3418. .RT
  3419. .LP
  3420. .rs
  3421. .sp 36P
  3422. .ad r
  3423. \fBFigure 5\(hy18/G.709, p.\fR 
  3424. .sp 1P
  3425. .RT
  3426. .ad b
  3427. .RT
  3428. .sp 1P
  3429. .LP
  3430. 5.6.3
  3431.     \fIByte synchronous mapping for 2048 kbit/s\fR 
  3432. .sp 9p
  3433. .RT
  3434. .PP
  3435. Figure 5\(hy19/G.709 shows byte synchronous mapping for 30\(hychannel
  3436. 2048\ kbit/s tributaries employing Channel Associated Signalling (CAS).
  3437. Signalling is carried in byte 19. The signalling assignments are shown in
  3438. Figure\ 5\(hy20/G.709.
  3439. .PP
  3440. The S\d1\u, S\d2\u, S\d3\uand S\d4\ubits contain the signalling for the 
  3441. 30\ \(mu\ 64\ kbit/s channels. The phase of the signalling bits is indicated 
  3442. in the P\d1\uand P\d0\u\ bits in floating TU mode, and in the multiframe 
  3443. indicator byte (H4) in locked TU mode. This is illustrated in Figure\ 5\(hy20/G.709. 
  3444. .PP
  3445. Byte synchronous mapping of 31 channel
  3446. tributaries is shown in
  3447. Figure\ 5\(hy21/G.709. Byte\ 19 carries tributary
  3448. channel\ 16.
  3449. .bp
  3450. .RT
  3451. .LP
  3452. .rs
  3453. .sp 32P
  3454. .ad r
  3455. \fBFigure 5\(hy19/G.709, p.\fR 
  3456. .sp 1P
  3457. .RT
  3458. .ad b
  3459. .RT
  3460. .LP
  3461. .rs
  3462. .sp 15P
  3463. .ad r
  3464. \fBFigure 5\(hy20/G.709, p.\fR 
  3465. .sp 1P
  3466. .RT
  3467. .ad b
  3468. .RT
  3469. .LP
  3470. .bp
  3471. .LP
  3472. .rs
  3473. .sp 47P
  3474. .ad r
  3475. \fBFigure 5\(hy21/G.709, p.\fR 
  3476. .sp 1P
  3477. .RT
  3478. .ad b
  3479. .RT
  3480. .LP
  3481. .bp
  3482. .sp 2P
  3483. .LP
  3484. 5.7
  3485.     \fIMapping of tributaries into VC\(hy11\fR 
  3486. .sp 1P
  3487. .RT
  3488. .sp 1P
  3489. .LP
  3490. 5.7.1
  3491.     \fIAsynchronous 1544 kbit/s\fR 
  3492. .sp 9p
  3493. .RT
  3494. .PP
  3495. One 1544 kbit/s signal can be mapped into a VC\(hy11.
  3496. Figure\ 5\(hy22/G.709 shows this over a period of 500\ \(*ms.
  3497. .PP
  3498. In addition to the VC\(hy1 POH, the VC\(hy11 consists of 771 data bits, 
  3499. six justification control bits, two justification opportunity bits and 
  3500. eight 
  3501. overhead communication channel bits. The remaining bits are fixed stuff
  3502. (R)\ bits. The eight O\ bits are reserved for future communication purposes.
  3503. .PP
  3504. Two sets (C\d1\u, C\d2\u) of three justification control bits are used 
  3505. to control the two justification opportunities, S\d1\uand S\d2\urespectively. 
  3506. C\d1\uC\d1\uC\d1\u\ =\ 0 0 0 indicates that S\d1\uis a data bit while C\d1\uC\d1\uC\d1\u\ 
  3507. =\ 1 1 1 indicates that S\d1\uis a justification bit. C\d2\ucontrols S\d2\uin 
  3508. the same way. Majority vote should be used to make the justification 
  3509. decision in the desynchronizer for protection against single bit errors 
  3510. in the C\ bits. 
  3511. .PP
  3512. The value contained in S\d1\uand S\d2\uwhen they are justification
  3513. bits is not defined. The receiver is required to ignore the value contained 
  3514. in these bits whenever they are used as justification bits. 
  3515. .RT
  3516. .LP
  3517. .rs
  3518. .sp 37P
  3519. .ad r
  3520. \fBFigure 5\(hy22/G.709, p.\fR 
  3521. .sp 1P
  3522. .RT
  3523. .ad b
  3524. .RT
  3525. .LP
  3526. .bp
  3527. .sp 1P
  3528. .LP
  3529. 5.7.2
  3530.     \fIBit synchronous 1544 kbit/s\fR 
  3531. .sp 9p
  3532. .RT
  3533. .PP
  3534. The bit synchronous mapping for 1544 kbit/s tributaries is shown in Figure\ 
  3535. 5\(hy23/G.709. 
  3536. .PP
  3537. Note that a common desynchronizer can be used for both asynchronous
  3538. and bit synchronous mappings.
  3539. .RT
  3540. .LP
  3541. .rs
  3542. .sp 47P
  3543. .ad r
  3544. \fBFigure 5\(hy23/G.709, p.\fR 
  3545. .sp 1P
  3546. .RT
  3547. .ad b
  3548. .RT
  3549. .LP
  3550. .bp
  3551. .sp 1P
  3552. .LP
  3553. 5.7.3
  3554.     \fIByte synchronous mapping for 1544 kbit/s\fR 
  3555. .sp 9p
  3556. .RT
  3557. .PP
  3558. The byte synchronous mapping for 1544 kbit/s is depicted in
  3559. Figure\ 5\(hy24/G.709.
  3560. .PP
  3561. The S\d1\u, S\d2\u, S\d3\uand S\d4\ubits contain the signalling for the 
  3562. 24\ \(mu\ 64\ kbit/s channels. The phase of the signalling bits can be 
  3563. indicated in the P\d1\uand P\dO\u\ bits in floating TU mode, and in the 
  3564. multiframe indicator byte (H4) in locked mode. This is illustrated in Figure\ 
  3565. 5\(hy25/G.709. The usage of the PP\ bits has options, because the common 
  3566. signalling method and another 
  3567. channel associated signalling method (e.g.\ Recommendation\ G.704, \(sc\(sc\ 
  3568. 3.1.3 and 3.2.3) do not need the PP\ bits. The operations of the alternative 
  3569. channel 
  3570. associated signalling method is shown in Figure\ 5\(hy26/G.709.
  3571. .RT
  3572. .LP
  3573. .rs
  3574. .sp 44P
  3575. .ad r
  3576. \fBFigure 5\(hy24/G.709, p.\fR 
  3577. .sp 1P
  3578. .RT
  3579. .ad b
  3580. .RT
  3581. .LP
  3582. .bp
  3583. .LP
  3584. .rs
  3585. .sp 47P
  3586. .ad r
  3587. \fBFigure 5\(hy25/G.709, p.\fR 
  3588. .sp 1P
  3589. .RT
  3590. .ad b
  3591. .RT
  3592. .LP
  3593. .bp
  3594. .LP
  3595. .rs
  3596. .sp 33P
  3597. .ad r
  3598. \fBFigure 5\(hy26/G.709 [T5.709], p.\fR 
  3599. .sp 1P
  3600. .RT
  3601. .ad b
  3602. .RT
  3603. .LP
  3604. .bp
  3605. .LP
  3606. \fR 
  3607. .sp 1P
  3608. .LP
  3609. 5.8
  3610.     \fIFloating and locked mode conversion\fR 
  3611. .sp 9p
  3612. .RT
  3613. .PP
  3614. There are two possible multiplexing modes of the TU structures:
  3615. floating and locked.
  3616. .PP
  3617. In the floating TU mode four consecutive 125\ \(*ms VC\(hyn frames are
  3618. organized into a 500\ \(*ms multiframe, the phase of which is indicated by the
  3619. multiframe indicator byte (H4) in the VC\(hy\fIn\fR \ POH. This 500\ \(*ms 
  3620. TU multiframe is shown in Figure\ 3\(hy13/G.709. 
  3621. .PP
  3622. Locked TU mode of transport is a fixed mapping of synchronous
  3623. structured payloads into a VC\(hy\fIn\fR . This provides a direct correspondence 
  3624. between subtending tributary information and the location of that information 
  3625. within the VC\(hy\fIn\fR . Since the tributary information is fixed and 
  3626. immediately 
  3627. identifiable with respect to the TU\(hy\fIn\fR or AU\(hy\fIn\fR pointer 
  3628. associated with the VC\(hy\fIn\fR , no TU pointers are available for payload 
  3629. usage. 
  3630. .PP
  3631. Figure 5\(hy27/G.709 illustrates the conversion between floating and
  3632. locked TU modes for each of the four TU sizes. Note that certain bytes\ 
  3633. (R) in the current set of mapping are not used in the floating mode in 
  3634. order that 
  3635. those mappings can be used in both floating and locked modes. Since the 
  3636. V1\(hyV4 and V5 bytes are reserved, the 500\ \(*ms TU multiframe is unnecessary. 
  3637. Therefore the role of the multiframe indicator byte (H4) in locked mode 
  3638. is to define 2 
  3639. and 3\ ms signalling frames for byte synchronous mappings.
  3640. .RT
  3641. .LP
  3642. .rs
  3643. .sp 34P
  3644. .ad r
  3645. \fBFigure 5\(hy27/G.709, p.\fR 
  3646. .sp 1P
  3647. .RT
  3648. .ad b
  3649. .RT
  3650. .LP
  3651. .bp
  3652.