home *** CD-ROM | disk | FTP | other *** search
/ CD Shareware Magazine 1996 December / CD_shareware_12-96.iso / DOS / Ut_sistm / 312FSVGA.ZIP / XFREE86 / LIB / X11 / DOC / README.WST < prev   
Encoding:
Text File  |  1996-08-30  |  10.5 KB  |  267 lines
  1.   Information for Western Digital Chipset Users
  2.   The XFree86 Project, Inc.
  3.   14 July 1995
  4.  
  5.   1.  Supported chipsets
  6.  
  7.   XFree86 supports the following Western Digital SVGA chipsets: PVGA1,
  8.   WD90C00, WD90C10, WD90C11, WD90C24, WD90C30, WD90C31, WD90C33.  Note
  9.   that the rest of the WD90C2x series of LCD-controller chipsets are
  10.   still not supported.  The WD90C24 family is now supported including
  11.   acceleration, adjustable clocks and a full 1MB video ram even on dual
  12.   scan systems (in CRT mode).  If you have trouble with the new WD90C24
  13.   support (not that we expect you will), try specifying "wd90c30" or
  14.   "wd90c31" on the `Chipset' line in your XF86Config file.  The WD90C24,
  15.   WD90C31 and WD90C33 are supported as an accelerated chipset in the
  16.   SVGA server; the accelerated features are automatically activated when
  17.   a WD90C24, WD90C31 or WD90C33 is detected, or specified in the
  18.   XF86Config file.
  19.  
  20.   2.  Special considerations
  21.  
  22.   All of the Western Digital chipsets after the PVGA1 support the
  23.   ability to use the memory-refresh clock as an alternate dot-clock for
  24.   video timing.  Hence for all of these chipsets, the server will detect
  25.   one more clocks than ``normal''.  What this means is that if you have
  26.   an old `Clocks' line in your XF86Config file, you should comment it
  27.   out, and rerun the server with the `-probeonly' option to find all of
  28.   the clock values.  All but the last should be the same as what you had
  29.   before; the last will be new.
  30.  
  31.   For the WD90C00 chipset, the chipset will only support 640x480 in
  32.   256-color mode.  Even though 512k of memory should allow better than
  33.   800x600, the chipset itself cannot do this.  This is stated in the
  34.   databook (which lists 1024x768x16 and 640x480x256 for specifications).
  35.   We have also witnessed this behavior.
  36.  
  37.   The server will detect 17 clocks for the WD90C24, WD90C30 and WD90C31
  38.   chipsets.  If you have one of these chipsets, you should let the
  39.   server re-probe the clocks and update your XF86Config.
  40.  
  41.   There is an `Option' flag available for the XF86Config file that is
  42.   specific to the Western Digital chipsets (except the WD90C24).  This
  43.   option is "swap_hibit".  We have determined via experimentation that
  44.   the WD90C1x and WD90C3x chipsets need the high-order clock-select bit
  45.   inverted, and the PVGA1 and WD90C00 need it non-inverted.  This is
  46.   hardcoded into the driver.  Since our sample-set was rather small, we
  47.   have provided the "swap_hibit" option to invert this behavior.  If the
  48.   clocks detected by the server show a very low last clock (under
  49.   28Mhz), then this option is likely needed.
  50.  
  51.   3.  WD90C24 features
  52.  
  53.   These next three sections apply only if you have a WD90C24, WD90C24a,
  54.   or WD90C24a2 and don't specify some other chipset in your XF86Config
  55.   file.  The SVGA pvga1 driver now recognizes the wd90c24 family as
  56.   different from the WD90C30 and seems to resolve most of the problems
  57.   people encountered when these chips were treated as WD90C3X.  The new
  58.   code has the following features:
  59.  
  60.  
  61.      o  Locks the shadow registers at appropriate times; This should
  62.         prevent scrambled displays after exiting X with dual scan
  63.         screens when simultaneous or LCD display mode is selected.  The
  64.         code does depend somewhat on the behavior of the BIOS regarding
  65.         when it locks the shadow registers, etc.
  66.  
  67.      o  Allows (forces) the use of a full 1 Meg VRAM for dual scan
  68.         systems when the server is started while external CRT only
  69.         display is in operation.  This allows 1024x768x8 resolution.
  70.  
  71.      o  If the XF86Config file specifies a virtual screen size which
  72.         requires more than 512 K VRAM when the server is started on a
  73.         Dual Scan LCD, the driver will force the virtual size to
  74.         640x480.  This eliminates the need to edit the XF86Config file
  75.         when you switch from 1024x resolution on the CRT, to or from the
  76.         LCD screen.  If no virtual size is specified, the result will be
  77.         800x600 virtual in LCD modes and 1024x768 in CRT only mode (so
  78.         you have a choice).
  79.  
  80.      o  Note that on dual scan systems, you must still exit X, switch
  81.         displays, and restart X to change to/from CRT only with 1 Meg
  82.         videoram.  This is because once the server starts, you can't
  83.         change the virtual screen size.  There is no way around this
  84.         with the current server and the WD90C24 with dual scan displays.
  85.         The WD90C24 requires half the videoram be used for a ``Frame
  86.         buffer'' when the dual scan LCD is in use.
  87.  
  88.      o  The new server uses the accelerated features of the WD90C24a.
  89.         It is not clear from the data book if the WD90C24 also supports
  90.         ALL the required features.  Several people have stated that the
  91.         WD90C24 is not accelerated, but the differences section of the
  92.         WD90c24a data book implies that they ARE all three accelerated.
  93.         The differences documented with regard to acceleration are with
  94.         the type of line drawing the hardware does; Only the newer chips
  95.         support the type of line drawing that MS windows wants.  This
  96.         may be what has caused the confusion since the accelerated
  97.         windows drivers may only support the WD90c24a chips.  If this
  98.         turns out to be a problem with the WD90C24, acceleration can be
  99.         disabled by adding the line:
  100.  
  101.               Option "noaccel"
  102.  
  103.  
  104.  
  105.      to the Device section of the XF86Config file.
  106.  
  107.      o  Although the new server does not support programmable clocks in
  108.         the same way as some of the other servers, 8 of the 17 clocks
  109.         may be set to (almost) any value via the Clocks line. It also
  110.         supports options for adjusting the VRAM clock.
  111.  
  112.   4.  WD90C24 clocks
  113.  
  114.   Here are some more details on the adjustable clocks:
  115.  
  116.   The VRAM clock (Mclk) is adjusted by adding ONE of the following
  117.   option lines to the Device section of the XF86Config:
  118.  
  119.  
  120.           Option      "slow_dram"     # Set Mclk to 47.429 MHz
  121.           Option      "med_dram"      # Set Mclk to 49.219 MHz
  122.           Option      "fast_dram"     # Set Mclk to 55.035 MHz
  123.  
  124.  
  125.  
  126.  
  127.   The default is to leave Mclk as the BIOS sets it.  This is 44.297 on
  128.   many systems.  Some systems may not work properly with any of these
  129.   options.  If you experience ``bit errors'' on your display, reduce the
  130.   Mclk speed, or don't use any of these options.  The Mclk is not reset
  131.   on server exit.
  132.  
  133.   The data book says that the maximum pixel clock is 1.6 times Mclk so
  134.   you may want to experiment with higher Mclk rates if you have a fast
  135.   monitor.  It also says a 44.297MHz Mclk and 65MHz pixel clock is the
  136.   fastest the WD90C24A2 is designed to go.  However, some success has
  137.   been reported with faster clocks.  Don't expect all the clocks the
  138.   chip can provide to work properly.
  139.  
  140.   The second and fourth group of 4 clocks are adjustable.  That is,
  141.   clocks 5, 6, 7, 8 and 13, 14, 15, 16 (counting from 1).  These clocks
  142.   are set by the Clocks line.  Be sure to adjust the 17th (last) clock
  143.   to match your Mclk.  Here is a sample set of clocks lines with some
  144.   clocks defined which are not directly provided by the chip.  The NON-
  145.   programmable clocks (1-4 and 9-12) MUST be set as indicated here.
  146.  
  147.  
  148.      Clocks     25.175 28.322 65     36     # These are *not* programmable
  149.  
  150.      Clocks     29.979 77.408 62.195 59.957 # these are programmable
  151.      Clocks     31.5   35.501 75.166 50.114 # these are *not* programmable
  152.      Clocks     39.822 72.038 44.744 80.092 # these are programmable
  153.      Clocks     44.297                      # Change this if you change
  154.                                             #   Mclk above.
  155.  
  156.  
  157.  
  158.   You can program the clocks in increments of .447443 MHz.  The server
  159.   will warn you and adjust to the nearest increment if you specify a
  160.   clock which does not fit this formula.  Clocks 1-4 and 9-12 (the fixed
  161.   clocks) are not constrained to this multiple, but instead are used to
  162.   provide standard clocks which are not a multiple by .447443 MHz.
  163.  
  164.   If you probe for clocks (for example to find your Mclk), do it in CRT
  165.   only mode and then add clocks lines in your XF86Config file.  Clocks
  166.   will not probe correctly in LCD mode on most systems.
  167.  
  168.   The BIOS on some systems may not allow switching from CRT to LCD
  169.   unless the correct clock and/or mode is used.  Try the following mode
  170.   line for 640x480 LCD displays.
  171.  
  172.      ModeLine "640x480"  25.175   640 664 760 800     480 491 493 525 #CRT/LCD
  173.  
  174.  
  175.  
  176.   The following modelines have been tested with the above Clocks lines
  177.   on some systems, and are provided here as examples. Some testers have
  178.   experienced minor problems (snow) with the fixed 65 and 75.166 MHz dot
  179.   clocks.  The modelines below have been reported to circumvent these
  180.   problems.  Do not assume your monitor will not be damaged by any of
  181.   these.
  182.  
  183.  
  184.  
  185.  
  186.  
  187.  
  188.  
  189.  
  190.  
  191.  
  192.  
  193.  
  194.  
  195.  
  196.  
  197.  
  198.  
  199.    # VESA 800x600@72Hz Non-Interlaced mode
  200.      ModeLine  "800x600.50"  50  800  856  976 1040 600 637 643 666  +hsync +vsync
  201.  
  202.  
  203.    # 1024x768  Interlaced mode
  204.      ModeLine  "1024x768i"   45  1024 1048 1208 1264 768 776 784 817 +hsync +vsync Interlace
  205.  
  206.    # 1024x768@60Hz Non-interlaced Mode
  207.    # One of the dram options may be necessary
  208.      ModeLine  "1024x768.65" 65  1024 1032 1176 1344 768 771 777 806 -hsync -vsync
  209.  
  210.  
  211.    # 1024x768@60Hz Non-Interlaced mode (non-standard dot-clock)
  212.    # Seems to work without dram options
  213.      ModeLine  "1024x768.62" 62  1024 1064 1240 1280 768 774 776 808
  214.  
  215.    # 1024x768@70Hz Non-Interlaced mode (non-standard dot-clock)
  216.    # May need fast_dram option
  217.      ModeLine  "1024x768.72" 72  1024 1056 1192 1280 768 770 776 806 -hsync -vsync
  218.  
  219.  
  220.  
  221.   5.  Additional WD90C24 information
  222.  
  223.   Standard disclaimers apply.  Use this driver at your own risk.  If you
  224.   need additional information on using XFree86 with the WD90C24 family
  225.   however, you might try Darin Ernst's home page
  226.   <http://www.castle.net/~darin>.  Darin maintains a mini-HOWTO on ``X
  227.   and the WD90C24''. He was the first tester of the WD90C24 code and
  228.   provided many good ideas and encouragement.  You can reach Darin at
  229.   darin@castle.net or dernst@pppl.gov.  I only provided the WD90C24
  230.   specific code.  You can reach me (Brad Bosch) at brad@Lachman.com.
  231.  
  232.  
  233.   Generated from XFree86: xc/programs/Xserver/hw/xfree86/doc/sgml/WstDig.sgml,v 3.4 1996/02/04 09:08:31 dawes Exp $
  234.  
  235.  
  236.  
  237.  
  238.  
  239.   $XConsortium: WstDig.sgml /main/4 1995/11/12 20:00:25 kaleb $
  240.  
  241.  
  242.  
  243.  
  244.  
  245.  
  246.  
  247.  
  248.  
  249.  
  250.  
  251.  
  252.  
  253.  
  254.  
  255.  
  256.  
  257.  
  258.  
  259.  
  260.  
  261.  
  262.  
  263.  
  264.  
  265.  
  266. $XFree86: xc/programs/Xserver/hw/xfree86/doc/README.WstDig,v 3.12 1996/02/05 11:22:40 dawes Exp $
  267.