home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / sci / electron / 18721 < prev    next >
Encoding:
Internet Message Format  |  1992-11-10  |  1.8 KB

  1. Path: sparky!uunet!mcsun!Germany.EU.net!nixpbe!uranium!uranium!not-for-mail
  2. From: Josef Moellers <mollers.pad@sni.de>
  3. Newsgroups: sci.electronics
  4. Subject: Re: 68000 and Cache?
  5. Date: 10 Nov 1992 09:48:47 +0100
  6. Organization: Siemens Nixdorf Informationssysteme AG, Paderborn, Germany
  7. Lines: 32
  8. Sender: josef@uranium.sto.pdb.sni.de
  9. Message-ID: <1dnt1fINNk0f@uranium.sto.pdb.sni.de>
  10. References: <1992Nov6.225506.1973@nntp.hut.fi>
  11. Keywords: 68000
  12.  
  13. In <1992Nov6.225506.1973@nntp.hut.fi> sakaria@vipunen.hut.fi (Sakari Aaltonen) writes:
  14.  
  15. >Several accelerator boards with cache RAM are available for Atari ST
  16. >computers that use the 68000 processor. As the 68000 doesn't seem to
  17. >have any provision for a cache, I've been idly wondering how the cache
  18. >is implemented.
  19.  
  20. >Does anyone have an idea?
  21.  
  22. You don't need any provisions for a cache, i.e. none in particular.
  23. All You need is a means to temporarily suspend operation of the CPU
  24. while You process a cache miss.
  25.  
  26. Obviously a mechanism like this already exists, otherwise the CPU would
  27. run a full speed and there is no need for a cache.
  28. Usually, a special input to the CPU signals whether the CPU should
  29. suspend operation (WAIT).
  30. With MC68Ks it's done sort of the other way round: The CPU _will_
  31. suspend operation _until_ a certain signal is asserted (DTACK).
  32.  
  33. The cache is placed between the CPU and main memory.
  34.  
  35. If the CPU accesses a location, the cache decides whether it holds this
  36. information
  37. If the information is not in the cache, the cache fetches the
  38. information (and more, depending on the cache line size).
  39. Now the information is in the cache and so the cache hands it to the CPU
  40. and asserts DTACK.
  41. -- 
  42. | Josef Moellers        | c/o Siemens Nixdorf Informationssysteme AG  |
  43. |  USA: mollers.pad@sni-usa.com    | Abt. STO-XS 113       | Riemekestrasse   |
  44. | !USA: mollers.pad@sni.de    | Phone: (+49) 5251 835124 | D-4790 Paderborn |
  45.