home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / sys / dec / 5961 < prev    next >
Encoding:
Text File  |  1992-11-14  |  2.1 KB  |  43 lines
  1. Newsgroups: comp.sys.dec
  2. Path: sparky!uunet!ferkel.ucsb.edu!taco!gatech!emory!wupost!decwrl!pa.dec.com!e2big.mko.dec.com!cvg.enet.dec.com!pettengill
  3. From: pettengill@cvg.enet.dec.com ()
  4. Subject: Re: Alpha speed?
  5. Message-ID: <1992Nov13.175341.9175@e2big.mko.dec.com>
  6. Lines: 30
  7. Sender: usenet@e2big.mko.dec.com (Mr. USENET)
  8. Reply-To: pettengill@cvg.enet.dec.com ()
  9. Organization: Digital Equipment Corporation
  10. References:  <RICHARD.92Nov12152902@chemeng.stanford.edu>
  11. Date: Fri, 13 Nov 1992 17:53:41 GMT
  12.  
  13.  
  14. In article <RICHARD.92Nov12152902@chemeng.stanford.edu>, richard@chemeng.stanford.edu (Richard Schiek) writes:
  15. |>In all the technical blurbs for the new DEC Alpha chip, they call it a
  16. |>300MHz chip.  Yet, in all the new systems that DEC is shipping, the
  17. |>chip is running at 140 MHz max.  Why is it called a 300MHz chip when
  18. |>only 140 MHz systems are for sale?  Is there a problem with getting
  19. |>other components (ie memory) to work with a chip this fast, or is the
  20. |>chip lifetime too short to be feasible at 300 MHz.  
  21.  
  22. I'm not sure what information you're referring to specifically, but as
  23. others have noted, at 150mHz, or more specifically 6.6ns cycle time, the
  24. theorectical peak instruction rate is 300MIPS.  This is in fact the spec
  25. for the 21064-AA which has been shipping since the spring to anyone who
  26. is interested.  This is rated conservatively; the chip will definitely
  27. work at that speed.  The chips are also being binned for higher speed parts
  28. and there is no problem meeting demand for chips for all systems, even the
  29. DEC 10000 which is at 200mHz.
  30.  
  31. If you have read the spec on the 21064 chip, you may have read that the input
  32. clock is up to 300mHz; this is used to drive the on chip clock which uses
  33. a doubled clock to more precisely generate the square wave needed.  In other
  34. words, the clock signal into the chip is 300mHz by the cycle time is 6.6ns
  35. or 150mHz.  Actually quoting frequency is rather misleading with most systems
  36. since the thing that is really important is the cycle time.  Consider that
  37. the 486DX2/25 is drive by a 25mHz clock but runs at a 20ns cycle time because
  38. the input clock is doubled to 50mHz.
  39.  
  40. mulp
  41. DEC
  42.  
  43.