home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / sys / acorn / tech / 637 < prev    next >
Encoding:
Internet Message Format  |  1992-11-14  |  3.2 KB

  1. Path: sparky!uunet!charon.amdahl.com!pacbell.com!decwrl!sdd.hp.com!zaphod.mps.ohio-state.edu!swrinde!emory!wupost!cs.utexas.edu!qt.cs.utexas.edu!yale.edu!ira.uka.de!math.fu-berlin.de!unidui!Germany.EU.net!mcsun!sunic!dkuug!diku!torbenm
  2. From: torbenm@diku.dk (Torben AEgidius Mogensen)
  3. Newsgroups: comp.sys.acorn.tech
  4. Subject: Re: ARMXX & MHz
  5. Message-ID: <1992Nov13.163340.16195@odin.diku.dk>
  6. Date: 13 Nov 92 16:33:40 GMT
  7. References: <BxntqI.1Io@brunel.ac.uk>
  8. Sender: torbenm@freke.diku.dk
  9. Organization: Department of Computer Science, U of Copenhagen
  10. Lines: 62
  11.  
  12. cs89jmb@brunel.ac.uk (Aeon Flux) writes:
  13.  
  14.  
  15. >Salutations,
  16.  
  17. >Not being a real techy I was pondering this question last night and wondering
  18. >why I couldn't come up with an answer.
  19.  
  20. >An Arm2 runs at 8Mhz and has approx "mippage" of 4
  21. >An Arm3 runs at 26Mhz and has approx "mippage" of 13
  22.  
  23. >Rumour has it that the next ArmX chip runs at 50Mhz and has approx mippage of
  24. >28
  25.  
  26. >Now then, what I don't understand is the Arm3 has a 4k cache which helps to 
  27. >speed things up, right?
  28. >The Arm3 (most common ones) are approx 3 times faster than an Arm2 - is this 
  29. >because they are clocked 3 times faster?
  30.  
  31. Basically, yes.
  32.  
  33. >If so, where does the cache help?
  34.  
  35. If you run an 26MHz ARM3 from 8MHz memory, it can't get its
  36. instructions fast enough to run at the full 26MHz. If the instructions
  37. happen to be in the cache (which runs at the same speed as the
  38. processor) it can run these at full speed. The cache also helps on
  39. loads, if the value to be loaded happens to be in the cache. On the
  40. ARM3 the cache doesn't help on stores - these are still written to
  41. main memory. On the ARM600/ARM610 a write buffer makes the processor
  42. able to continue with the next instruction before a store is
  43. completed.
  44.  
  45. On the A5000 and A4 the main memory is 12MHz, which helps on memory
  46. accesses that doesn't use the cache. Thus the A5000 is faster than an
  47. A300/A400 with ARM3 added, though the difference is not so great as
  48. between ARM2s running from 8 or 12MHz memory (like the new A3010
  49. etc.).
  50.  
  51. I expect the ARM700 (or whatever) to have a write buffer similar to
  52. the A600, and I expect it to run at better than 30MHz. 50MHz is
  53. possible - it mainly comes down to fabrication techology, and some of
  54. the current manufacturers of ARM chips should have the necessary
  55. technology. It may make the chips more expensive, so maybe only the
  56. high end machines will run at this speed.
  57.  
  58. A more important question is what MEMC it is going to use. The MEMC1a
  59. is too limited in the amount of memory at can address. The ARM600 has
  60. a built-in MEMC that is capable of addressing all the memory you are
  61. likely to want to put on an ARM based computer, but it also has
  62. several other advanced features which assists protection and garbage
  63. collection, features which RISC OS is not likely to be able to use,
  64. and RISCix neither. So maybe we will see a MEMC with a similar
  65. translation table structure as on the ARM600, but with a simpler
  66. protection scheme (similar to that of MEMC1a).
  67.  
  68. A machine using 50MHz ARM700, a good MEMC, VIDC20, an FPU (which
  69. should be just about ready) and simple memory extension up to or above
  70. 128MB will be quite impressive, but also somewhat more expensive than
  71. even the A540 is today.
  72.  
  73.     Torben Mogensen (torbenm@diku.dk)
  74.