home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / lsi / cad / 1115 next >
Encoding:
Internet Message Format  |  1992-11-04  |  1.1 KB
  1. Path: sparky!uunet!charon.amdahl.com!pacbell.com!decwrl!hal.com!olivea!charnel!rat!usc!rpi!uwm.edu!linac!pacific.mps.ohio-state.edu!cis.ohio-state.edu!magnus.acs.ohio-state.edu!usenet.ins.cwru.edu!agate!ames!sun-barr!cs.utexas.edu!news.uta.edu!cse.uta.edu!aranake
  2. From: aranake@cse.uta.edu (Sandeep Suresh Aranake)
  3. Newsgroups: comp.lsi.cad
  4. Subject: Register allocation in pipelined designs
  5. Message-ID: <1992Nov5.054415.24426@utagraph.uta.edu>
  6. Date: 5 Nov 92 05:44:15 GMT
  7. Sender: news@utagraph.uta.edu (USENET News System)
  8. Distribution: usa
  9. Organization: Computer Science Engineering at the University of Texas at Arlington
  10. Lines: 14
  11. Nntp-Posting-Host: cse.uta.edu
  12.  
  13. I will greatly appreciate if you could outline/show pointer to
  14. information on my following query.
  15.  
  16. Are there synthesis systems which allocate if-then-else
  17. behaviours using pipelined FUs (functional units) . As I
  18. understand, there is a possibility of both branches
  19. being active at the same-time if pipelined FUs are used. 
  20. How is the optimality of the resources allocated in branches 
  21. ensured ? I am particularly interested in register allocation. 
  22.  
  23. Thank you in anticipation.
  24. regards,
  25.  
  26. Sandeep
  27.