home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / lang / vhdl / 522 < prev    next >
Encoding:
Internet Message Format  |  1992-11-08  |  1.2 KB
  1. Path: sparky!uunet!elroy.jpl.nasa.gov!nntp-server.caltech.edu!dank
  2. From: dank@cco.caltech.edu (Daniel R. Kegel)
  3. Newsgroups: comp.lang.vhdl
  4. Subject: Synthesis & the example CPU in "VHDL Cookbook"?
  5. Date: 7 Nov 1992 17:06:58 GMT
  6. Organization: California Institute of Technology, Pasadena
  7. Lines: 21
  8. Message-ID: <1dgt3iINNg8b@gap.caltech.edu>
  9. NNTP-Posting-Host: punisher.caltech.edu
  10.  
  11. We're about to plunk down $$$ for a logic synthesis package.
  12. I just finished reading "The VHDL Cookbook", and noticed that 
  13. its RTL level example description of the 32 bit CPU "DP32" contained lots
  14. of wait statements inside processes (figure 7-26).  The waits are
  15. usually of the form
  16.     wait until phi1 = '1';
  17.  
  18. I seem to recall that synthesis vendor X's software places big
  19. restrictions on where wait statements can occur.
  20. Can *any* synthesis tools handle the DP32 example? 
  21. I'd like to fill in (and expand) the following table:
  22.     vendor      avail?    DP32?
  23.     Mentor      now        ?
  24.     Synopsis      now        ?
  25.     Exemplar      now        ?
  26.     Cadence      (1Q93)    ?
  27.     Instant Logic (1Q93)    ?
  28.  
  29. If you can help, please send me e-mail; I'll summarize.
  30. Thanks!  (And thanks to Peter Ashenden for his great intro to VHDL!)
  31. - Dan Kegel (dank@blacks.jpl.nasa.gov)
  32.