home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / lang / vhdl / 520 next >
Encoding:
Internet Message Format  |  1992-11-05  |  1.2 KB

  1. Xref: sparky comp.lang.vhdl:520 comp.lang.verilog:414 comp.sys.super:1001
  2. Newsgroups: comp.lang.vhdl,comp.lang.verilog,comp.sys.super
  3. Path: sparky!uunet!hela.iti.org!usc!elroy.jpl.nasa.gov!dank
  4. From: dank@blacks.jpl.nasa.gov (Daniel R. Kegel)
  5. Subject: HDL models or driver chips for HIPPI, anyone?
  6. Message-ID: <dank.720994184@blacks>
  7. Sender: news@elroy.jpl.nasa.gov (Usenet)
  8. Nntp-Posting-Host: blacks.jpl.nasa.gov
  9. Organization: Image Analysis Systems Group, JPL
  10. Date: Thu, 5 Nov 1992 20:09:44 GMT
  11. Lines: 16
  12.  
  13. Hi,
  14. we're considering using HIPPI to connect several custom-built
  15. signal processing boards together.  Has anyone out there written
  16. functional models in Verilog or VHDL for the HIPPI physical layer?
  17.  
  18. Also, does anyone know of good line driver/receiver chips for HIPPI?
  19. I'd be interested in hex or octal chips; the only chips I remember offhand 
  20. are the 10116 triple line receivers etc., which aren't very dense.
  21. It would be especially nice if the drivers/receivers also included
  22. level shifters to translate from HIPPI's ECL levels to CMOS levels that
  23. can be used with FPGA's.
  24.  
  25. Please respond to dank@blacks.jpl.nasa.gov.
  26. I will summarize any replies.
  27. Thanks!
  28.    Dan Kegel
  29.