home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10707 < prev    next >
Encoding:
Text File  |  1992-11-13  |  1.4 KB  |  30 lines

  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!ferkel.ucsb.edu!taco!gatech!swrinde!zaphod.mps.ohio-state.edu!sol.ctr.columbia.edu!hamblin.math.byu.edu!news.byu.edu!ux1!fcom.cc.utah.edu!u.cc.utah.edu!drdavis
  3. From: drdavis@u.cc.utah.edu (Darren R. Davis)
  4. Subject: Registerless processor
  5. Message-ID: <1992Nov13.181654.11692@fcom.cc.utah.edu>
  6. Sender: news@fcom.cc.utah.edu
  7. Organization: University of Utah Computer Center Student Mail Machine
  8. Date: Fri, 13 Nov 92 18:16:54 GMT
  9. Lines: 19
  10.  
  11. I have been pondering an idea for a machine architecture.  A processor
  12. that has no registers.  I am familiar with some architectures that have
  13. done this.  My twist on this theme is to have a very large cache on chip
  14. for memory locations (effectivelly becoming registers).  This goes
  15. against the RISC idea of having very large register sets with load store
  16. instructions.  This machine would just reference memory, and the most
  17. common addresses becoming cached internally to the processor giving very
  18. fast access.  Does anyone know of such a machine, and what are your
  19. thoughts on this kind of architecture.  I envision the cache being
  20. something like 8K or greater giving a large effective register set.
  21.  
  22. This machine idea seems very Turing like in that it has a large memory
  23. space and small control structure.  If machine instructions as well as
  24. memory values remain on chip operations should be very quick.
  25.  
  26.  
  27.  
  28. The one processor I know of is the TI9900 I believe, but it does not
  29. have all the cache stuff.
  30.