home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10686 < prev    next >
Encoding:
Text File  |  1992-11-13  |  2.2 KB  |  49 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!snorkelwacker.mit.edu!bloom-picayune.mit.edu!athena.mit.edu!solman
  3. From: solman@athena.mit.edu (Jason W Solinsky)
  4. Subject: Re: fiber/silicon and Thz clocks?
  5. Message-ID: <1992Nov13.131626.362@athena.mit.edu>
  6. Sender: news@athena.mit.edu (News system)
  7. Nntp-Posting-Host: m4-035-18.mit.edu
  8. Organization: Massachusetts Institute of Technology
  9. References:  <1992Oct31.000805.2898@sics.se>
  10. Date: Fri, 13 Nov 1992 13:16:26 GMT
  11. Lines: 36
  12.  
  13. In article <1992Oct31.000805.2898@sics.se>, craig@sics.se (Craig Partridge) writes:
  14. |> 
  15. |> Hi:
  16. |> 
  17. |> Here's a futuristic question I'm puzzling over.
  18. |> 
  19. |> It has been asserted that there's an impending fiber/silicon bottleneck
  20. |> in data communications.  The argument says, in short, that we can signal
  21. |> far faster in a fiber than we can hope to get the electronics going in
  22. |> silicon, and we have to study that problem.  So I'm polling this group
  23. |> of silicon experts to see what you think.
  24. |> 
  25. |> At its very best (wind-aided, etc.) a fiber could conceivably achieve a
  26. |> transmission 40 terabits/second (40 Thz).  My understanding is that the
  27. |> key problem is figuring out how to clock bits that fast into silicon.
  28. |> 
  29. |> My immediate reaction is that I would expect there might be some way to
  30. |> make this fly.  For example, 1 terabit per second, on an 128-bit wide
  31. |> bit path is about a 0.1 ns clock cycle, which is only a modest improvement
  32. |> over what DEC reputedly hopes to achieve for Alpha clock cycles in the
  33. |> future.  Now going serial to parallel would presumably require some pico-second
  34. |> logic somewhere, but maybe that's possible.
  35.  
  36. I would suggest that there are two problems with this method of figuring.
  37.  
  38. 1) The terabit per second firgure that is creating the bottleneck is in a
  39. single fiber. Your clock rate will have to be determined for a 1 bit wide
  40. path. Then you get a 1 ps clock. Even SFQ logic won't do that.
  41.  
  42. 2) You have either accidentally decided to believe DEC marketing propaganda
  43. that claims that they will be clocking Si circuits at 10 GHz, or the 10 GHz
  44. figure is what they expect the Alpha architecture to be clocked at at the end
  45. of its lifetime which, in an atempt to bring a little humor into all of our
  46. lives, has been estimated at about 25 years.
  47.  
  48. Jason W. Solinsky
  49.