home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10662 < prev    next >
Encoding:
Internet Message Format  |  1992-11-12  |  2.5 KB
  1. Path: sparky!uunet!charon.amdahl.com!pacbell.com!iggy.GW.Vitalink.COM!cs.widener.edu!hela.iti.org!usc!cs.utexas.edu!sun-barr!male.EBay.Sun.COM!jethro.Corp.Sun.COM!exodus.Eng.Sun.COM!flayout.Eng.Sun.COM!tremblay
  2. From: tremblay@flayout.Eng.Sun.COM (Marc Tremblay)
  3. Newsgroups: comp.arch
  4. Subject: Performance of Alpha on SPECfp92 (alvinn and ear)
  5. Date: 12 Nov 1992 17:16:09 GMT
  6. Organization: Sun Microsystems, Inc.  Mt. View, Ca.
  7. Lines: 58
  8. Distribution: world
  9. Message-ID: <lg54apINNf1@exodus.Eng.Sun.COM>
  10. Reply-To: tremblay@flayout.Eng.Sun.COM (Marc Tremblay)
  11. NNTP-Posting-Host: flayout
  12.  
  13.  
  14. The performance of the new machines announced by DEC on some
  15. on the SPECfp92 programs, more specifically alvinn and ear,
  16. is quite impressive.
  17.  
  18. Some of the performance can be explained by the size of the external
  19. cache, which is 4 Mbytes per cpu for the mainframe-class machines,
  20. but that alone doesn't explain all the gains (vs. similar processors).
  21.  
  22. First let's look at the difference between the low-end (133 MHz),
  23. an hypothetical low-end scaled to 200 MHz and the one-processor
  24. mainframe (200 MHz with large external cache):
  25.  
  26. Machine.......:    A            B           C
  27. Model.........:    3000/400    hypothetical    10000/610
  28. clock.........:    133 MHz        200 MHz        200 MHz
  29. External Cache:    512K        4M        4M
  30.  
  31.         (SPECratios)
  32. benchmark:    alvinn    ear
  33. machine A:    263.6    397.1
  34. machine B:    396.4    597.1
  35. machine C:    502.9    605.7
  36. improv (C/B)    27%    56%
  37.  
  38. I assume that most of the improvement from machine B to machine C
  39. comes from the external cache size. Maybe someone from DEC could
  40. comment on the latency of the various external caches?
  41. Does the external cache on the 200 MHz machine have the minimum
  42. 3-cycle latency?
  43.  
  44. Now, let's compare machine B with an hypothetical 200 MHz HP machine.
  45. The numbers I will use are from the 100 MHz (really 99 MHz)
  46. HP machine recently announced scaled to a 200 MHz machine.
  47.  
  48. Machine.......:    D
  49. Model.........:    HP/hypothetical
  50. clock.........:    200 MHz
  51. Cache (I+D)...:    512K
  52.  
  53.         (SPECratios)
  54. benchmark:    alvinn    ear
  55. machine B    396.4    597.1
  56. machine D    353.8    516.8
  57. improv (B/D)    10.6%    15.5%
  58.   
  59. Considering that this hypothetical HP machine has 2 cycle latency
  60. floating-point operations, much closer caches, muladd capabilities,
  61. smaller mispredicted branch penalty, etc., these numbers are quite
  62. surprising. They represent a swing of maybe 30% in the opposite 
  63. direction. DEC must be doing something pretty fancy with their
  64. compilers. Could someone from DEC comment on what kind of
  65. optimizations were used on alvinn and ear?
  66.  
  67. Thanks,
  68.  
  69. - Marc Tremblay.
  70. Sun Microsystems.
  71.