home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10550 < prev    next >
Encoding:
Internet Message Format  |  1992-11-09  |  2.4 KB

  1. Path: sparky!uunet!ferkel.ucsb.edu!taco!gatech!darwin.sura.net!zaphod.mps.ohio-state.edu!sol.ctr.columbia.edu!eff!iWarp.intel.com|ichips!hfglobe!chnews!chnews!doconnor
  2. From: doconnor@sedona.intel.com (Dennis O'Connor)
  3. Newsgroups: comp.arch
  4. Subject: Re: RTX and SC32
  5. Date: 9 Nov 92 09:10:08
  6. Organization: Intel i960(tm) Architecture
  7. Lines: 36
  8. Message-ID: <DOCONNOR.92Nov9091008@potato.sedona.intel.com>
  9. References: <17102@mindlink.bc.ca> <1992Nov3.144748.21826@sobeco.com>
  10.     <ADAMS.92Nov5001909@PDV2.pdv3.fmr.maschinenbau.th-darmstadt.de>
  11.     <DOCONNOR.92Nov5085408@potato.sedona.intel.com>
  12.     <ADAMS.92Nov7002912@PDV2.pdv3.fmr.maschinenbau.th-darmstadt.de>
  13. NNTP-Posting-Host: potato.intel.com
  14. In-reply-to: adams@pdv3.fmr.maschinenbau.th-darmstadt.de's message of Sat, 7 Nov 1992 00:29:12 GMT
  15.  
  16.  
  17. adams@pdv3.fmr.maschinenbau.th-darmstadt.de (Adams) writes:
  18. ]  One should remember, i960 was out of discussion because of price, at
  19. ]  least here in Germany at evaluation time (about 1990). 800 US $ /chip
  20. ]  were too much, cost for development systems not included.....
  21.  
  22. Intel i960(R) microprocessors run the price gamut, from under US$20
  23. for low-end commercial chips to a lot more for full-blown mil-spec
  24. chips. The CA I mentioned I think sells for well under $100.
  25.  
  26. ] >   And remember, it takes 4 16x16 multiplies and 3 32-bit adds
  27. ] >   ( minimum ) to do a 32x32 bit multiply. How long does that
  28. ] >   take on the FRP1600 ?
  29. ]
  30. ]  They had well known requirements, multiplying 12-14 bit operands with
  31. ]  12-14 bit coeffizients. 32 bit multiplications were not necessary.
  32. ]  Summing up 3 products, 16 bit were sufficient.
  33.  
  34. Sounds like a DSP application. At best it sounds like a 16-bit app,
  35. not a 32-bit one. There aren't many if any 16-bit RISC processors,
  36. and comparing architectures with different word sizes is fraught
  37. with dangers. After all, narrower structures are inherently faster,
  38. tho not by as much as they used to be back in the 1-level-metal days.
  39.  
  40. ] >   Some older RISC architectures didn't implement fast multiply
  41. ] >   at first but added it in later products. There's no causal
  42. ] >   relationship between architectural class ( RISC, CISC, Stack, VLIW )
  43. ] >   and multiply speed.
  44. ]
  45. ]  No, but silicon already gone for cache is not available for
  46. ]  multipliers ;-<.
  47.  
  48. Every year, as yeild figures rise and device geometries shrink,
  49. there's more silicon available for a given price point.
  50. --
  51. Dennis O'Connor            doconnor@sedona.intel.com
  52.