home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10489 < prev    next >
Encoding:
Text File  |  1992-11-08  |  3.3 KB  |  82 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!charon.amdahl.com!pacbell.com!sgiblab!zaphod.mps.ohio-state.edu!sol.ctr.columbia.edu!ira.uka.de!gmd.de!Germany.EU.net!rrz.uni-koeln.de!unidui!math.fu-berlin.de!news.th-darmstadt.de!adams
  3. From: adams@pdv3.fmr.maschinenbau.th-darmstadt.de (Adams)
  4. Subject: Re: RTX and SC32
  5. Sender: news@news.th-darmstadt.de (The News System)
  6. Message-ID: <ADAMS.92Nov7002912@PDV2.pdv3.fmr.maschinenbau.th-darmstadt.de>
  7. In-Reply-To: doconnor@sedona.intel.com's message of 5 Nov 92 08: 54:08 GMT
  8. Date: Sat, 7 Nov 1992 00:29:12 GMT
  9. References: <17102@mindlink.bc.ca> <1992Nov3.144748.21826@sobeco.com>
  10.     <ADAMS.92Nov5001909@PDV2.pdv3.fmr.maschinenbau.th-darmstadt.de>
  11.     <DOCONNOR.92Nov5085408@potato.sedona.intel.com>
  12. Nntp-Posting-Host: pdv2.fmr.maschinenbau.th-darmstadt.de
  13. Organization: TH-Darmstadt
  14. Lines: 66
  15.  
  16. In article <DOCONNOR.92Nov5085408@potato.sedona.intel.com> doconnor@sedona.intel.com (Dennis O'Connor) writes:
  17.  
  18. ... and I was cited:
  19.  
  20. >   adams@pdv3.fmr.maschinenbau.th-darmstadt.de (Adams) writes:
  21. >   ] The FRP1600 does a 16x16 multiply in one cycle (100ns--80ns--66ns).
  22. >   ]
  23. >   ] A 10MHz FRP1600 does 16x16bit multiply at least 5 times faster than
  24. >   ] a 33MHz AMD29000. 
  25. >
  26.  
  27.  To say the least, I was comparing CPU architectures costing about the
  28.  same. A 16 MHz AMD29k and an evaluation board of FRP1600 were priced
  29.  the about same, less than 100 US$.
  30.  
  31. >   The Intel i960(R) CA microprocessor does a 32x32->32 bit multiply in
  32. >   4 or 5 cycles, depending on the data. It does the multiply in
  33.  
  34. .... Remarks about Intel 960  discarded.
  35.  
  36.  One should remember, i960 was out of discussion because of price, at
  37.  least here in Germany at evaluation time (about 1990). 800 US $ /chip
  38.  were too much, cost for development systems not included.....
  39.  
  40. >   And remember, it takes 4 16x16 multiplies and 3 32-bit adds
  41. >   ( minimum ) to do a 32x32 bit multiply. How long does that
  42. >   take on the FRP1600 ?
  43.  
  44.  They had well known requirements, multiplying 12-14 bit operands with
  45.  12-14 bit coeffizients. 32 bit multiplications were not necessary.
  46.  Summing up 3 products, 16 bit were sufficient.
  47.  
  48. >   Some older RISC architectures didn't implement fast multiply
  49. >   at first but added it in later products. There's no causal
  50. >   relationship between architectural class ( RISC, CISC, Stack, VLIW )
  51. >   and multiply speed.
  52.  
  53.  No, but silicon already gone for cache is not available for
  54.  multipliers ;-<.
  55.  
  56. >   ] This example was not dedicated to any particular advantage of stack
  57. >   ] machines, but to an area RISC chips did tend to loose.
  58. >
  59. >   The i960 CA RISC (mainly) microprocessor has been around for years.
  60. >   You didn't compare to the right RISC chip.
  61.  
  62. PRICE in Germany. To say it frankly, i960 and development system were not
  63. affordable.
  64.  
  65. >   ] For realtime and controller applications, FORTH chips and stack machines
  66. >   ] may blow RISCs out of the water, yes, they run much faster....
  67. >
  68. >   The i960 family has delivered over 1 million units into embedded
  69. >   and control applications. In typical Intel fashion, I tend to
  70. >   measure an arhcitectures success by the revenue it generates ...
  71. >   after all, the silicon itself is only one peice of the solution.
  72.  
  73. An i960 was neither required nor economical feasible. The guys implementing
  74. it took the fastest and cheapest path. They started in FORTH with 
  75. Harris and went on with FRP1600.
  76.  
  77. Yet to be convinced , adams
  78.  
  79.  
  80.  
  81.  
  82.