home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10482 < prev    next >
Encoding:
Internet Message Format  |  1992-11-08  |  3.3 KB

  1. Path: sparky!uunet!ferkel.ucsb.edu!taco!rock!stanford.edu!ames!haven.umd.edu!darwin.sura.net!sgiblab!sgigate!odin!mips!cprice
  2. From: cprice@mips.com (Charlie Price)
  3. Newsgroups: comp.arch
  4. Subject: Re: MIPS R4400
  5. Date: 6 Nov 1992 19:52:57 GMT
  6. Organization: MIPS Technologies, Inc
  7. Lines: 80
  8. Message-ID: <lflj8pINN158@spim.mti.sgi.com>
  9. References: <JCALLEN.92Nov6135200@marley.think.com>
  10. NNTP-Posting-Host: lloyd.mti.sgi.com
  11.  
  12.  
  13. In article <JCALLEN.92Nov6135200@marley.think.com> jcallen@marley.think.com (Jerry Callen) writes:
  14. >
  15. >The Nov 2 issue of EE Times contains an article on the new MIPS R4400
  16. >- 2.3 million transistors (vs 1.1 million(?) for the R4000)
  17. >- .6 vs .8 micron process
  18. >- 75MHz external clock, 150MHz internal
  19. >- 3.3V and 5V versions available
  20. >- I and D caches doubled to 16K each, still direct mapped.
  21.  
  22. >The article mentions that a "large write buffer" was added.
  23.  
  24. The R4400 (a.k.a R4000-A) has a buffer for uncached stores.
  25. The R4000 pipe stalls on uncached stores but the
  26. R4400 will buffer one store up and keep the pipe running.
  27. This will help performance doing things like writing to frame buffers.
  28.  
  29. >Also, where are all the extra transistors going? I believe I've read in
  30. >posts by John Mashey that the R4000 uses about 600k transistors for
  31. >everything except the cache, which suggests that the two 8K caches on the
  32. >R4000 use about 500K transistors, so I might (naively) expect the two 16K
  33. >caches on the R4400 to use about a million. Did the write buffer consume
  34. >700K transistors?!?
  35.  
  36. The transistors for the cache data arrays alone, not counting spare lines,
  37. (if I count correctly at 9 bits/byte plus 26 and 29 bits per 16 bytes
  38. for I and D tags respectively using 4-transistor bit cells):
  39. R4000 ( 8KB each):   702,752 transistors
  40. R4400 (16KB each): 1,405,504 transistors
  41.  
  42. The R4400 implements some things not completed on the R4000 such
  43. as master/checker mode to build high reliability systems, so some
  44. transistors got used up for that stuff.
  45.  
  46. >The article also says that MIPS is predicting performance at 75MHZ,
  47. >based on simulations, to be:
  48. >
  49. >    SPECint89 = 95
  50. >    SPECfp89  = 126
  51.  
  52. The detail on this wasn't in the press release, so here it is.
  53.  
  54. R4400 SC 75 MHz SPEC-89 *simulations* using IRIX "best binaries".
  55. The compilation flags for the binaries are whatever SGI published
  56. for SPEC-89 for the Crimson or Indigo-4000.  They are complicated.
  57.  
  58. Peak75 is intended to be the fastest uniprocessor you could reasonably
  59. build using this chip in order to illustrate the performance available
  60. from the *CHIP*.
  61. These parameters are not intended to represent a
  62. system that any vendor is currently building or will build.
  63.  
  64. benchmark       Peak75
  65. 001.gcc1.35      74.4
  66. 008.espresso     88.4
  67. 013.spice2g6     73.0
  68. 015.doduc        82.2
  69. 020.nasa7        145.
  70. 022.li           105.
  71. 023.eqntott      123.
  72. 030.matrix300   391.
  73. 042.fpppp        97.5
  74. 047.tomcatv      123.
  75.  
  76. SPEC89mark       113.
  77. SPEC89int        95.3
  78. SPEC89fp         126.
  79.  
  80. Peak75 parameters:
  81.   clock: 75 MHz input (150 MHz processor)
  82.   caches: primary  I 16KB 8wd (32-byte) block, D 16KB 8wd block,
  83.       joint Secondary 4MB 32wd block
  84.         4-pcycle initial access, 3 pcycles to second 128 bits.
  85.   SysAddrData bus: 75 MHz, data pattern DD (Data each cycle during a block)
  86.   memory: latency ~145ns
  87.  
  88.  
  89. -- 
  90. Charlie Price      cprice@mti.sgi.com        (415) 390-4457
  91. MS 10U-178 / MIPS Technologies / P.O. Box 7311 / Mountain View, CA   94043
  92.