home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10416 < prev    next >
Encoding:
Internet Message Format  |  1992-11-05  |  2.3 KB
  1. Path: sparky!uunet!ferkel.ucsb.edu!taco!gatech!swrinde!sdd.hp.com!saimiri.primate.wisc.edu!ames!pacbell.com!iggy.GW.Vitalink.COM!cs.widener.edu!eff!iWarp.intel.com|ichips!hfglobe!chnews!chnews!doconnor
  2. From: doconnor@sedona.intel.com (Dennis O'Connor)
  3. Newsgroups: comp.arch
  4. Subject: Re: RTX and SC32
  5. Date: 5 Nov 92 08:54:08
  6. Organization: Intel i960(tm) Architecture
  7. Lines: 39
  8. Message-ID: <DOCONNOR.92Nov5085408@potato.sedona.intel.com>
  9. References: <17102@mindlink.bc.ca> <1992Nov3.144748.21826@sobeco.com>
  10.     <ADAMS.92Nov5001909@PDV2.pdv3.fmr.maschinenbau.th-darmstadt.de>
  11. NNTP-Posting-Host: potato.intel.com
  12. In-reply-to: adams@pdv3.fmr.maschinenbau.th-darmstadt.de's message of Thu, 5 Nov 1992 00:19:09 GMT
  13.  
  14.  
  15. adams@pdv3.fmr.maschinenbau.th-darmstadt.de (Adams) writes:
  16. ] The FRP1600 does a 16x16 multiply in one cycle (100ns--80ns--66ns).
  17. ]
  18. ] A 10MHz FRP1600 does 16x16bit multiply at least 5 times faster than
  19. ] a 33MHz AMD29000. 
  20.  
  21. The Intel i960(R) CA microprocessor does a 32x32->32 bit multiply in
  22. 4 or 5 cycles, depending on the data. It does the multiply in
  23. a separate on-chip subunit, so succeediing instruction execution
  24. can proceed (barring an interlock) in parrallel with the multiply.
  25. The i960 CA is available in a 33 MHz speed grade, leading to
  26. a 32-bit multiply time of 120 to 150 ns. A 32x32->64 bit mul takes 
  27. 4-6 cycles ( 120 to 180 ns ).
  28.  
  29. And remember, it takes 4 16x16 multiplies and 3 32-bit adds
  30. ( minimum ) to do a 32x32 bit multiply. How long does that
  31. take on the FRP1600 ?
  32.  
  33. Some older RISC architectures didn't implement fast multiply
  34. at first but added it in later products. There's no causal
  35. relationship between architectural class ( RISC, CISC, Stack, VLIW )
  36. and multiply speed.
  37.  
  38. ] This example was not dedicated to any particular advantage of stack
  39. ] machines, but to an area RISC chips did tend to loose.
  40.  
  41. The i960 CA RISC (mainly) microprocessor has been around for years.
  42. You didn't compare to the right RISC chip.
  43.  
  44. ] For realtime and controller applications, FORTH chips and stack machines
  45. ] may blow RISCs out of the water, yes, they run much faster....
  46.  
  47. The i960 family has delivered over 1 million units into embedded
  48. and control applications. In typical Intel fashion, I tend to
  49. measure an arhcitectures success by the revenue it generates ...
  50. after all, the silicon itself is only one peice of the solution.
  51. --
  52. Dennis O'Connor            doconnor@sedona.intel.com
  53.