home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #26 / NN_1992_26.iso / spool / comp / arch / 10399 < prev    next >
Encoding:
Internet Message Format  |  1992-11-04  |  2.5 KB
  1. Path: sparky!uunet!olivea!spool.mu.edu!agate!doc.ic.ac.uk!uknet!reading!shrchin
  2. From: shrchin@susssys1.reading.ac.uk (Jonathan H. N. Chin)
  3. Newsgroups: comp.arch
  4. Subject: simple cpu-less computer
  5. Summary: what would be a nice way to implement a cpu on a gate-array?
  6. Message-ID: <shrchin.720954211@reading>
  7. Date: 5 Nov 92 09:03:31 GMT
  8. Sender: news@csug.cs.reading.ac.uk
  9. Organization: University of Reading
  10. Lines: 44
  11. Nntp-Posting-Host: suma1
  12.  
  13. In our department, the 6809-based ALEX (Assembly Language EXperimenter)
  14. is being phased out for use in practicals.  They are likely to be
  15. replaced by 68020-based machines. Currently 386 PCs are being
  16. used to simulate the ALEX (previously one cross-compiled on the PC and
  17. downloaded to the ALEX over a serial line, and before that...).
  18. The experiments are aimed at 1) demonstrating programming in machine
  19. code, and later 2) giving practice/experience at programming in assembler.
  20.  
  21. One of the lecturers thought it would be fun to build a simple CPU
  22. from a gate-array. First off, nobody in the dept has much experience
  23. with them so it would be useful experience, and secondly it seemed
  24. like a neat (bizarre) idea to run programming experiments on a machine
  25. without a CPU.
  26.  
  27. His instruction set consists of: LOAD, STORE, ADD, SUB, AND, OR, XOR.
  28. There are four addressing modes: IMMEDIATE, ABSOLUTE, INDIRECT, CONDITIONAL.
  29. (IMM -> 2nd byte is data, ABS -> addr of data, IND -> addr of addr of data).
  30. He explained COND to me, but I didn't really understand him.
  31. There is one flag (testing for zero I seem to recall), and if it is set
  32. the COND instruction is executed as if it were IMMED (I think).
  33.  
  34. Each instruction is 2 bytes, the first containing the op, mode and register
  35. and the second a memory location.
  36. There are 8 registers and it is possible to address 256 bytes of memory.
  37. the registers occupy the bottom 8 bytes of memory. I think 0 is the PC.
  38.  
  39. Aside from the COND mode, it looks nicely orthogonal to me.
  40.  
  41. Does anyone know of any equally simple (or simpler) designs?
  42. In particular, I was curious about a registerless design using
  43. stacks(!) instead maybe.
  44. Or how about one that allows 16bit addressing? (Entailing longer
  45. instructions I presume.)
  46.  
  47. Also, I vaguely recall discussion of "the ultimate RISC", a single
  48. instruction machine. What were the references to that?
  49.  
  50. -jonathan
  51.  
  52. -- 
  53. Jonathan H N Chin, 8 kyu \ Dept. of Cybernetics, \ "Respondeo, etsi mutabor"
  54.                           \ University of Reading \
  55. shrchin@uk.ac.rdg.susssys1 \ Box 225, Whiteknights \ < Rosenstock-Huessy >
  56. bq305@cleveland.freenet.edu \ Reading, RG6 2AY, U K \
  57.