home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / sci / electron / 15438 < prev    next >
Encoding:
Text File  |  1992-09-09  |  2.8 KB  |  60 lines
  1. Newsgroups: sci.electronics
  2. Path: sparky!uunet!cs.utexas.edu!convex!seas.smu.edu!mustafa
  3. From: mustafa@seas.smu.edu (Mustafa Kocaturk)
  4. Subject: Re: Try this with your DMM
  5. Message-ID: <1992Sep10.053134.19847@seas.smu.edu>
  6. Summary: Using a DMM to measure its own battery voltage
  7. Sender: news@seas.smu.edu (USENET News System)
  8. Nntp-Posting-Host: zebra.seas.smu.edu
  9. Organization: SMU School Of Engineering and Applied Science
  10. References: <BuAB37.6I6@suite.com>
  11. Date: Thu, 10 Sep 1992 05:31:34 GMT
  12. Lines: 46
  13.  
  14. In article <BuAB37.6I6@suite.com> suite!tarbell@uunet.uu.net writes:
  15. >Have you ever tried to get a DMM to measure its own battery voltage?
  16. >
  17. >It seems that one must decouple the input from the battery terminals,
  18. >but there must be a trick to it (I'm using a .01mfd disc cap).
  19. >
  20.  
  21. Yes, one can manually simulate a kind of sample & hold circuit
  22. using a capacitor. Use a 1000 microfarad capacitor to sample the
  23. battery voltage of the DMM. Since DMM's usually have an internal
  24. resistance of about 1 to 10 MOhms, you should most likely be able to get a
  25. reading within +/- 1 least significant digit for a 3.5 digit DMM
  26. (1/2000 of full scale) off the charged capacitor for at least a duration of
  27. approximately 1MOhm*1000uF/2000= 500 ms (1/2000 of the time constant).
  28. This time is barely enough to observe a stable digital display,
  29. unless there is a bar display, or a hold-display function.
  30.  
  31. One can even go further and design an electronic sample-and-hold
  32. circuit that has a periodic sampling interval. A simple one can be designed
  33. by using a pair of MOSFET SPDT bilateral switches ( If I am not mistaken,
  34. CD4069 would do it) to alternately connect the capacitor terminals
  35. to the battery poles and the measurement probes. The switching frequency
  36. can be increased in order to use a smaller holding capacitor.
  37.  
  38. >What happens is that the display cycles +/- 2 volts around the true
  39. >value, but never settles down, seeming to indicate a ground loop.
  40. >
  41. >Any ideas?
  42.  
  43. IMHO, the fluctuation in the display might be the side effect of a feedback
  44. mechanism built into the DMM circuitry to offset a common mode voltage
  45. appearing in the differential inputs of the DVM circuitry.
  46.  
  47. Another possibility is that one of the probe terminals does not have a
  48. high series resistance in its connection to the DMM, and connecting it to
  49. a battery terminal causes considerable battery current to flow through this
  50. path, causing a drop in battery voltage, and therefore, a malfunction
  51. in circuitry sensitive to the supply voltage
  52. (a ground loop, using your terminology). A high current through
  53. a probe may also drive the input op-amp into saturation, with displayed
  54. results depending on the type of ADC and display control methods used.
  55.  
  56. Yours,
  57. -- 
  58. Mustafa KOCATURK  mustafa@seas.smu.edu   Electrical Engineering Department
  59. Home:(214)706-5954  Work:(214)692-2541   SMU Box 753190, Dallas, TX 75275-3190
  60.