home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / comp / sys / atari / st / 13372 < prev    next >
Encoding:
Internet Message Format  |  1992-09-08  |  3.2 KB
  1. Path: sparky!uunet!usc!chaph.usc.edu!news
  2. From: baffoni@aludra.usc.edu (Juxtaposer)
  3. Newsgroups: comp.sys.atari.st
  4. Subject: Re: 68040 accelerator board?
  5. Date: 7 Sep 1992 22:03:29 -0700
  6. Organization: University of Southern California, Los Angeles, CA
  7. Lines: 52
  8. Message-ID: <laod11INN47r@aludra.usc.edu>
  9. References: <9209031931.AA15117@photon.magnus.acs.ohio-state.edu> <lafqubINN6fn@aludra.usc.edu> <H.NB0mn1ZPbEM@fredrik.atari.no>
  10. NNTP-Posting-Host: aludra.usc.edu
  11.  
  12. In article <H.NB0mn1ZPbEM@fredrik.atari.no> jornmoe@fredrik.atari.no writes:
  13. >>    From the descriptions so far, it is a stand alone (a tower?) from
  14. >>the main Mega ST (only so far) that houses a 66MHz 68040 (way over-driven
  15. >>IMHO, put perhaps bearable if it has some INDUSTRIAL STRENGTH heat sinks
  16. >>and one heck of a fan - maybe liquid cooled :).  Perhaps more busses (I hope)
  17. >>and memory.  Supposedly runs at about 24MIPs.  I wonder if it uses a cache
  18. >>(outside of the onboard of the '040)?  Would really Haul A** with a decent
  19. >>(ie: 256k+) cache...
  20. >>
  21. >This make no sence! The 25Mhz version of the 040 does 20MIPS. If a cklock
  22. >frequency more than two times higher only yields 25% increase, I'd be 
  23. >realy disapointed.
  24.  
  25.     Hmm.  What source are you quoting for the 20mip@25MHz?  Motorola?
  26. If so, don't forget that they don't take into consideration real-world
  27. problems like a) slow internal memory, b) OS overhead/ineffieciency, c) 
  28. interrupts, etc.  Motorola uses an optomised test program (that does nothing
  29. but execute no-ops or something similarly useless - maybe it just increments
  30. a counter ... in a register ....) for those figures.
  31.  
  32.     However, if your MIP reading is a real-world figure, then yes, I would
  33. say that is sad performance.  Even the Intel DX2 chips reported on real systems
  34. were found to have a 50-70% increase over base system speed (more cache the
  35. better).  This could mean that the Mega '040 thing is really inefficient and
  36. probably has no cache (outside of the onchip 8 (16?)k.  Then again, it is
  37. probably having to deal with slow (120ns) memory of the MegaST which is
  38. further limited by a time-slice arrangement with the video.  If that is the
  39. case (that it doesn't have its own memory), then I am REALLY impressed that
  40. they could get 24MIPS out of it.
  41.  
  42.     Remember, it still has to use/communicate with the ST bus/architecture,
  43. and there is likely to be a WHOLE lot of time eaten for I/O between busses.
  44.  
  45. >No, the thing is that this processor actually runs at 33MHz, but it has a
  46. >onboard clock-doubler wich make the internal clock 66MHz. This is the same
  47. >trick as done on the Intel DXII processors!
  48.  
  49.     A thousand pardons for not specifying that it used a slower 33MHz
  50. bus.  BTW, if it is using a 33MHz bus, it is not using the MegaST's - if so,
  51. it's bus must a) exist, b) have more than a CPU hooked to it, c) not reside
  52. in the MegaST.  So the question becomes:  What is on the bus with the CPU?
  53. However, like I said, there should be more than a measely 25% improvement
  54. (unless I am not taking something into consideration that I should).
  55.  
  56. >  _______________________________________________________
  57. > / Joern F. Moe /  All above is my own personal opinion! \
  58. >/ Oslo, Norway /  Any lack of opinion above is also mine! \
  59. >-----------------------------------------------------------
  60.  
  61. -Mike
  62.  
  63.  
  64.