home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / comp / sys / acorn / tech / 146 < prev    next >
Encoding:
Internet Message Format  |  1992-09-14  |  2.3 KB
  1. Path: sparky!uunet!mcsun!uknet!bradford.ac.uk!D.S.Walker
  2. From: D.S.Walker@bradford.ac.uk (Simeon Walker)
  3. Newsgroups: comp.sys.acorn.tech
  4. Subject: Re: Hi res modes
  5. Message-ID: <1992Sep15.140349.10610@bradford.ac.uk>
  6. Date: 15 Sep 92 14:03:49 GMT
  7. References: <1992Sep11.193305.20265@rhrk.uni-kl.de> <6578@armltd.uucp>
  8. Distribution: comp
  9. Organization: University of Bradford, UK
  10. Lines: 43
  11. Originator: 91909178@ccw405
  12. Nntp-Posting-Host: ccw405
  13.  
  14. In article <6578@armltd.uucp> astevens@armltd.co.uk (Ashley Stevens) writes:
  15. >In article <1992Sep11.193305.20265@rhrk.uni-kl.de> m_sattle@tangram.informatik.uni-kl.de (Matthias Sattler) writes:
  16. >
  17. >
  18. >>
  19. >>I just replaced the 36 MHz quarz on the board of my A5000 by a 60 MHz one. This
  20. >>had several results on my A5000.
  21. >>1.) The VIDC is clocked faster so I could do 1024x768 60Hz (if your vidc
  22. >>can do this)
  23. >>2.) Mode 31 is 93 Hz (if your monitor can do this...)
  24. >>3.) 800x600 256 Colours isn't possible any more
  25. >>4.) There are problems with very low-res modes like mode 0, but I don't
  26. >>know why
  27. >>5.) The computer gets remarkably faster... >22000 Dhrystones in mode 21, 28 
  28. >>    (with CPU 30 MHz) and I don't know why as well.
  29. >
  30. >The 36MHz clock also clocks the memory system. It's divided by 3 inside MEMC
  31. >(effectively). So using a 60MHz clock means you are now running your memory
  32. >system at 20MHz. Obviously this has a beneficial effect on your machine
  33. >speed...if it continues to work.
  34. >
  35. I assume this is why the A3/4xx series have an 8 Mhz bus with a 24 Mhz
  36. VIDC clock. What happens when a VIDC enhancer is used with these machines?
  37. Does the MEMC now divide the higher clock by a higer number? If so then is
  38. this division programmable?
  39.  
  40. Sorry to ask so many questions but I didn't realise that the memory
  41. speed was related to the VIDC clock and would really like to know
  42. how it all works.
  43.  
  44. Perhaps it is different on the older machines?
  45.  
  46. >
  47. >___________________________________________________________________________
  48. >Ashley Stevens, Design Engineer, Acorn Computer       astevens@acorn.co.uk      
  49. >Temporarily encamped at ARM Ltd...                    astevens@armltd.co.uk
  50.  
  51.  
  52. -- 
  53. Sim. ----------------------------------------------------------- Simeon Walker,
  54. ----------------------------------------- Department of Electrical Engineering,
  55. D.S.Walker@bradford.ac.uk -------------------- University of Bradford, England.
  56.