home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / comp / lsi / 586 < prev    next >
Encoding:
Text File  |  1992-09-09  |  3.0 KB  |  77 lines
  1. Newsgroups: comp.lsi
  2. Path: sparky!uunet!mcsun!sun4nl!dutrun!donau!leonardo.et.tudelft.nl!eddy
  3. From: eddy@leonardo.et.tudelft.nl (J.G.E. Olk)
  4. Subject: Information on NTL (summary/repost)
  5. Message-ID: <1992Sep09.192406.17007@donau.et.tudelft.nl>
  6. Sender: news@donau.et.tudelft.nl (UseNet News System)
  7. Nntp-Posting-Host: leonardo.et.tudelft.nl
  8. Organization: Delft University of Technology, Dept. of Electrical Engineering
  9. Date: Wed, 09 Sep 1992 19:24:06 GMT
  10. Lines: 65
  11.  
  12.  
  13. I promised to post a summary of reactions to my request for 
  14. information on Nontreshold (NTL). Unfortunately I didn't get much
  15. reactions (most me too's) so this is at the same time a repost of
  16. my request :-)
  17.  
  18. So far I have found the following literature discussing NTL in some
  19. way or another:
  20.  
  21. - H. Mukai, T. Sudo, H.Kindo "NTL-LSI circuit design consideration"
  22.   Rev. Elec. Commun. Lab, 21: 541-546, Sept 1973
  23.  
  24. - R. Ranfft, H.M. Rein "High-speed bipolar logic circuits with low
  25.   power consumption for LSI - a comparison"
  26.   IEEE J. Solid State Circuits, SC-17: 703-712, August 1982
  27.  
  28. - M. Suzuki, S. Horiguchi, T. Sudo "A 5K-gate bipolar masterslice LSI
  29.   with a 500 ps loaded gate delay"
  30.   IEEE J. Solid State Circuits, SC-18: 585-592, October 1983
  31.  
  32. - M. Suzuki, H. Okamoto, S. Horiguchi "Advanced 5K-gate bipolar gate
  33.   array with a 267 ps basic gate delay"
  34.   IEEE J. Solid State Circuits, SC-19: 1038-1040, December 1984
  35.  
  36. - H. Ichino, M. Suzuki, S. Konaka, E. Yamamoto "A 50-ps 7K-gate
  37.   masterslice using mixed cells consisting of an NTL gate and an LCML
  38.   macrocell"
  39.   IEEE J. Solid State Circuits, SC-22: 202-207, April 1987
  40.  
  41. - C.Y. Wu, T.S. Wu "A new physical timing model for bipolar NTL circuits"
  42.   Proc. 1988 Bipolar circuits technology meeting, 223-226, sept 1988
  43.  
  44. - J.S. Wang, C.Y. Wu, M.K. Tsai "CMOS nonthreshold logic (NTL) and
  45.   cascode nontreshold logic (CNTL) for high-speed applications"
  46.   IEEE J. Solid State Circuits, SC-24: 779-786, June 1989
  47.  
  48. - S. Konaka, et al "A 20-ps bipolar IC using advanced super self-aligned
  49.   process technology with collector ion implantation"
  50.   IEEE trans. on electron devices, ED-36: 1370-1375, July 1989
  51.  
  52. - C.T. Chuang "NTL with complementary emitter-follower driver: a
  53.   high-speed low-power push-pull logic circuit"
  54.   Dig. Tech. Papers, Symp. VLSI Circuits, 1990, pp. 93-94
  55.  
  56. - C.T. Chuang "NTL with complementary emitter-follower driver: a
  57.   high-speed low-power push-pull logic circuit"
  58.   IEEE J. Solid State Circuits, SC-26: 661-665, April 1991
  59.  
  60. - A. Bellouar, M.I. Elmasry "BiCMOS nonthreshold logic for high-speed
  61.   low-power applications"
  62.   IEEE J. Solid State Circuits, SC-26: 1165-1167, August 1991
  63.  
  64.  
  65. It seems this is all there is about NTL. Or am I wrong?
  66. If you know of other articles/books/reports discussing NTL, 
  67. please email me.
  68.  
  69. Thanks,
  70. - Eddy
  71.  
  72. -- 
  73. \  Eddy Olk                          Section Computer Architecture         \
  74. /  email: eddy@duteca.et.tudelft.nl  Department of Electrical Engineering  /
  75. \  phone: +31-15-785021              Delft University of Technology        \
  76. /                                    The Netherlands                       /
  77.