home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / comp / arch / 9438 < prev    next >
Encoding:
Text File  |  1992-09-15  |  1.2 KB  |  37 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!iWarp.intel.com|ichips!ichips!glew
  3. From: glew@pdx007.intel.com (Andy Glew)
  4. Subject: Re: 128 bit floating point formats
  5. In-Reply-To: supnik@human.enet.dec.com's message of 12 Sep 92 00:42:02 GMT
  6. Message-ID: <GLEW.92Sep15181245@pdx007.intel.com>
  7. Sender: news@ichips.intel.com (News Account)
  8. Organization: Intel Corp., Hillsboro, Oregon
  9. References: <1746@sousa.ltn.dec.com>
  10. Date: Wed, 16 Sep 1992 02:12:45 GMT
  11. Lines: 24
  12.  
  13.     Bob Supnik    >Supnik@human.enet.dec.com
  14.  
  15.     I have seen (at least) three formats for 128 bit (quad precision) IEEE
  16.     floating point:
  17.  
  18.     ...
  19.  
  20.     3. RS/6000: two double precision numbers used, with exponents offset by
  21.        2**(-53) (I believe), in effect 1 sign bit, 11 bit exponent, 105 bit
  22.        fraction with implicit high order 1 (hidden bit)
  23.  
  24.  
  25. Q: I believe that the RS6000's double double format is not hardware supported.
  26. Don't they just emit the correct sequence of DP flops to get the QP answer?
  27. --
  28.  
  29. Andy Glew, glew@ichips.intel.com
  30. Intel Corp., M/S JF1-19, 5200 NE Elam Young Pkwy, 
  31. Hillsboro, Oregon 97124-6497
  32.  
  33. This is a private posting; it does not indicate opinions or positions
  34. of Intel Corp.
  35.  
  36. Intel Inside (tm)
  37.