home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / comp / arch / 9377 < prev    next >
Encoding:
Text File  |  1992-09-11  |  3.0 KB  |  54 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!snorkelwacker.mit.edu!bloom-picayune.mit.edu!athena.mit.edu!solman
  3. From: solman@athena.mit.edu (Jason W Solinsky)
  4. Subject: Design Cycle Times
  5. Message-ID: <1992Sep12.005655.7652@athena.mit.edu>
  6. Sender: news@athena.mit.edu (News system)
  7. Nntp-Posting-Host: m37-318-1.mit.edu
  8. Organization: Massachusetts Institute of Technology
  9. References: <1992Sep9.061933.28304@news.eng.convex.com> <1992Sep9.213319.7894@fasttech.uucp> <1992Sep10.142410.3351@terminator.cc.umich.edu>
  10. Date: Sat, 12 Sep 1992 00:56:55 GMT
  11. Lines: 41
  12.  
  13. In article <1992Sep10.142410.3351@terminator.cc.umich.edu>, sarr@sinshan.citi.umich.edu (Sarr J. Blumson) writes:
  14.  
  15. |> Computer architects are SUPPOSED to design for process technology that
  16. |> will exist when the architecture is built, not what is available when
  17. |> they start.
  18.  
  19. Moving away from little technical details, Have there ever been any
  20. microprocessor design efforts based primarilly on design cycle time. I don't
  21. mean efforts which thought about it, but efforts where the architecture was
  22. actually governed by design cycle time considerations. It seems to me that
  23. with speed doubling every year or so, that the ideal effort aught to be
  24. focused around reducing the design time.
  25.  
  26. It seems to me that the ideal effort would begin by designing a microprocessor
  27. with a lot of room (logistically, not area-wise) for future additions. They
  28. wouldn't even bother laying it out, but would let the computer do that and
  29. immediatelly send it out for a quick fab run. Naturally the die size would
  30. be huge, but its only a first run and you can afford a really low yield. While
  31. that was gone, some people could go to work at hacking the circuits, while
  32. others could start laying out the circuits which appear to be finished.
  33.  
  34. The first fab run would get back within a couple of weeks, since this design
  35. cycle time consciencous team would have made special arrangements with the
  36. process people for a quick turn around time. Despite this, the team may already
  37. have found a bug with their original design. Not to worry though, before the
  38. last run gets back, send out a new one. Its only $100K. The testing, redesign
  39. and layout would all go on simultaneously. Naturally a really large amount of
  40. effort would be wasted, but you are left with two advantages. 1) Your time to
  41. market is going to be greatly reduced (but they try to do this with your
  42. typical process anyway.) and 2) After you have a selable product, there is no
  43. need to take the design team apart. Why introduce a new chip every three years
  44. with twice the power when you can introduce a new chip every three months with
  45. a 20% increase. Don't even bother making them instruction set compatible. Just
  46. include a program which will instantly transform a program for one chip to
  47. another. This might make copyright protection a little difficult, but that's
  48. not your job. Let William Henry Gates the Nerd worry about that.
  49.  
  50. Anyway, I'm interested in any architectural efforts where concerns related to
  51. these were the PRIMARY FACTOR governing architectural decisions.
  52.  
  53. Jason W. Solinsky
  54.