home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #20 / NN_1992_20.iso / spool / comp / arch / 9318 < prev    next >
Encoding:
Text File  |  1992-09-09  |  1.3 KB  |  39 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!iWarp.intel.com|ichips!ichips!glew
  3. From: glew@pdx007.intel.com (Andy Glew)
  4. Subject: Re: Are 64 Int or FP registers useful?
  5. In-Reply-To: izahi@bsc.no's message of Mon, 7 Sep 1992 09:19:04 GMT
  6. Message-ID: <GLEW.92Sep9193451@pdx007.intel.com>
  7. Sender: news@ichips.intel.com (News Account)
  8. Organization: Intel Corp., Hillsboro, Oregon
  9. References: <1992Sep7.091904.2626@newsroom.bsc.no>
  10. Date: Thu, 10 Sep 1992 03:34:51 GMT
  11. Lines: 26
  12.  
  13.     Can somebody provide me with comments or references to pros and
  14.     cons of having a large register set on-chip. Lets say 64 Int and
  15.     64 FP registers be it 32-bit or 64-bit.
  16.  
  17. THere is a fairly recent paper by some fellows at HP, entitled
  18. something like "Graphics Extensions to the HP Precision Architecture",
  19. where they described increasing the number of single precision FP
  20. registers to 58 by placing two SP numbers in one DP register.  They
  21. said that some 3D graphics inner loops have more than enough live
  22. variables to benefit.
  23.  
  24. I believe that it was a COMPCON paper. Sorry, no more accurate
  25. reference: if you saw the pile of papers "to be filed" in my office,
  26. you'd understand.
  27.  
  28.  
  29. --
  30.  
  31. Andy Glew, glew@ichips.intel.com
  32. Intel Corp., M/S JF1-19, 5200 NE Elam Young Pkwy, 
  33. Hillsboro, Oregon 97124-6497
  34.  
  35. This is a private posting; it does not indicate opinions or positions
  36. of Intel Corp.
  37.  
  38. Intel Inside (tm)
  39.