home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / sci / electron / 14923 < prev    next >
Encoding:
Internet Message Format  |  1992-08-27  |  2.2 KB
  1. Path: sparky!uunet!cis.ohio-state.edu!pacific.mps.ohio-state.edu!linac!uwm.edu!bionet!ucselx!newshub.sdsu.edu!chemteca.sdsu.edu!massoud
  2. From: massoud@chemteca.sdsu.edu (Massoud Ajami)
  3. Newsgroups: sci.electronics
  4. Subject: Re: Minimum speed on processors
  5. Message-ID: <massoud.61@chemteca.sdsu.edu>
  6. Date: 27 Aug 92 20:17:12 GMT
  7. References: <1992Aug27.135703.26001@zip.eecs.umich.edu>
  8. Sender: news@newshub.sdsu.edu
  9. Organization: San Diego State University
  10. Lines: 46
  11. Nntp-Posting-Host: 130.191.227.22
  12.  
  13. In article <1992Aug27.135703.26001@zip.eecs.umich.edu> johnwitt@cdrom.engin.umich.edu (John P Wittkoski ) writes:
  14.  
  15.  
  16.  
  17. >For a 33MHz 68030, there is a minimum clock speed listed for it in
  18. >the databooks. I think it's somewhere around 25Mhz for a 33MHz version, but I
  19. >don't have my databook handy.
  20.  
  21. >My question is: why is there a minimum?
  22. >One possibility I have heard is that the on-chip registers and/or cache
  23. >are dynamic in nature, and since the chip is geared for 33MHz, it divides
  24. >this down to whatever rate is needed for the refresh circuitry. Therefore,
  25. >if you go below the minimum, the refresh rate slows to below the minimum
  26. >needed for the refresh.
  27.  
  28. >Now, is there someone out there who knows about this? I'm interested
  29. >specifically in the 68xxx CPUs, but any general info would be helpful.
  30. >For example:
  31. >1. Is the guess I made above accurate, or is there some other reason?
  32. >2. If the reason above is correct, does it apply to the registers, the
  33. >   cache, or both (or neither?)
  34. >3. If it's just a testing parameter, how far could I crank the clock speed
  35. >   down? 20Mhz? 16,8,2,1???
  36.  
  37. >Just curious.
  38. >Reply by newsgroup or email, whichever is easiest for you.
  39.  
  40. >        --John Wittkoski
  41. >          University of Michigan
  42. >          johnwitt@engin.umich.edu
  43.  
  44.  
  45.  
  46. Yes, all registers (memory locations) on the processor are dynamic, and they 
  47. get refreshed by cycle stealing mode (transparent to the system).
  48.  
  49. 1- Your guess is correct.
  50. 2- It apply to all memory locations. Notice that static RAMs consume a lot 
  51.    of real estate.
  52. 3- It is not testing parameter, but you can change the frequency down until 
  53.    the system crashes; That is the minimum.
  54.  
  55.  
  56.  
  57. Peace and Prosperity!
  58.   ---==< 110 >==---
  59.