home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / sys / ibm / pc / hardware / 22898 < prev    next >
Encoding:
Text File  |  1992-08-29  |  1.2 KB  |  25 lines
  1. Organization: Electrical & Computer Engineering, Carnegie Mellon, Pittsburgh, PA
  2. Path: sparky!uunet!cis.ohio-state.edu!news.sei.cmu.edu!fs7.ece.cmu.edu!crabapple.srv.cs.cmu.edu!andrew.cmu.edu!paul+
  3. Newsgroups: comp.sys.ibm.pc.hardware
  4. Message-ID: <gebaWOq00UhWE4mZ4d@andrew.cmu.edu>
  5. Date: Fri, 28 Aug 1992 13:55:38 -0400 
  6. From: "Paul J. Dujmich" <paul+@andrew.cmu.edu>
  7. Subject: Re: memory speed
  8. In-Reply-To: <1992Aug26.150419.27066@usenet.ins.cwru.edu>
  9. Lines: 14
  10.  
  11. The only good way to check the speed of a ram chip is to
  12. watch it's response on an oscilloscope. Connect one channel of
  13. a scope to trigger on RAS or Row Address Select. (CAS or Column
  14. Address select can be used as well). The other channel of the scope
  15. is connected to Data out. You'll need a small test program to
  16. access the chip at that address in a fast loop. If you get this far,
  17. you read the time (ns) that it takes Data Out to become stable after
  18. RAS (or CAS) is asserted.  In other words...if your testing an 80 ns
  19. chip, the Data Out pin will become a stable High or a Stable Low
  20. AT LEAST 80 ns after RAS and CAS are asserted. Maybe this explination
  21. is a tad too technical, but it's the only sure way I know.
  22.  
  23. Paul Dujmich
  24.  
  25.