home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / lsi / testing / 206 < prev    next >
Encoding:
Text File  |  1992-08-30  |  4.0 KB  |  79 lines
  1. Newsgroups: comp.lsi.testing
  2. Path: sparky!uunet!usc!sol.ctr.columbia.edu!ira.uka.de!math.fu-berlin.de!unidui!du9ds3!veit
  3. From: veit@du9ds3.uni-duisburg.de (Holger Veit)
  4. Subject: Re: Rise and shine
  5. References: <1992Aug28.143621.1917@mcc.com>
  6. Date: 31 Aug 92 07:35:06 GMT
  7. Reply-To: veit@du9ds3.uni-duisburg.de
  8. Organization: Uni-Duisburg FB9 Datenverarbeitung
  9. Sender: @unidui.uni-duisburg.de
  10. Message-ID: <veit.715246506@du9ds3>
  11. Lines: 66
  12.  
  13. In <1992Aug28.143621.1917@mcc.com> praveen@sirius.mcc.com (Praveen Vishakantaiah) writes:
  14.  
  15. >Holger> I cannot imagine that everyone is interested in design
  16. >Holger> (comp.lang.vhdl, comp.lang.verilog, comp.sys.mentor, comp.lsi*),
  17. >Holger> but nobody in testing of all the stuff produced. 
  18.  
  19. >Well, isn't testing harder than designing ;-). Nobody has proved VLSI 
  20. >design to be an NP-complete problem (as far as I know)!
  21.  
  22. >Rise and shine, all you testing folks. Spend some time posting useful
  23. >discussions pertaining to VLSI testing. Don't work too hard on the testing
  24. >problem [I hope my advisor does not see this:-)]. After all, the testing
  25. >problem was NP-complete, is NP-complete and will be NP-complete!! 
  26.  
  27. I don't think that you can rate the design process by the complexity of an 
  28. algorithm, but even for testing, NP-completeness could have been shown for
  29. combinational deterministic TPG (polynomial transformation to SAT problem) 
  30. only. Sequential TPG has the additional time parameter (this might come close
  31. to Turing's halting problem). Your opinion is quite correct. Everybody who
  32. has put together two gates successfully, might be called a "designer"
  33. (I am really afraid that some of the students which have heard - not learnt -
  34. design courses here will go to industry and design some microprocessor which
  35. will control parts of my car :-), just self-criticism, forget it), but
  36. design verification or testing really requires some skills.
  37.  
  38. >Harlow> Come on, Janak: you have lots of good things going on at UIUC: how
  39. >Harlow> about some timely, controversial postings from you and/or your
  40. >Harlow> group?
  41.  
  42. >Although this is a very good and useful suggestion, it is very unlikely 
  43. >that researchers are ready to discuss their ideas openly due to competitive 
  44. >reasons. But, we can always discuss published work as well as get feedback
  45. >from people in the industry as to the research direction in testing which
  46. >would be useful to them.
  47.  
  48. This is what Nikolaus and I intended when we proposed this group. I would not
  49. expect that for instance Janak talks about his recent improvement that he 
  50. just put into his software, but if he contributes a paper to some conference, 
  51. and is accepted and the date of the delivery of the final version is over 
  52. (important!), he could talk about it, and may profit from a discussion on it.
  53.  
  54. >Harlow> Suppose we had a manufacturing line whose yield was 100%...  
  55. >Harlow> would we then not need to test products? .........
  56. >Harlow> .................
  57. >Harlow> More generally speaking, how much of what we call testing is
  58. >Harlow> actually a cover for lack of design verification?
  59.  
  60. See my reply to the original posting.
  61.  
  62. >Praveen Vishakantaiah.
  63.  
  64. >------------------------------------------------------------------------------
  65. >-- Microelectronics and Computer Technology Corporation, | Ph : (512)338-3736|
  66. >-- 3500 W. Balcones Center Drive                         | e-mail :          |
  67. >-- Austin, TX 78759.                                     | praveen@mcc.com   |
  68. >------------------------------------------------------------------------------
  69. >-- ALSO A HARD WORKING MEMBER OF :-)
  70. >-- Computer Engineering Research Center,                 | Ph : (512)471-8013|
  71. >-- University of Texas, Austin.             e-mail : praveen@cerc.utexas.edu | 
  72. >-----------------------------------------------------------------------------
  73.  
  74. -- 
  75. |  |   / Holger Veit             | INTERNET: veit@du9ds3.uni-duisburg.de
  76. |__|  /  University of Duisburg  | BITNET: veit%du9ds3.uni-duisburg.de@UNIDO
  77. |  | /   Dept. of Electr. Eng.   | "No, my programs are not BUGGY, these are
  78. |  |/    Inst. f. Dataprocessing |          just unexpected FEATURES"
  79.