home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / lsi / testing / 194 < prev    next >
Encoding:
Internet Message Format  |  1992-08-27  |  2.1 KB
  1. Path: sparky!uunet!gatech!hubcap!ncrcae!ncrlnk!ncr-mpd!Don.Allingham
  2. From: Don.Allingham@FtCollins.NCR.COM (Don Allingham)
  3. Newsgroups: comp.lsi.testing
  4. Subject: Design vs. Test (was Re: Change this Group Name?)
  5. Message-ID: <DON.ALLINGHAM.92Aug27071222@bbking.FtCollins.NCR.COM>
  6. Date: 27 Aug 92 06:12:22 GMT
  7. References: <l9ko46INNls@bashful.crhc.uiuc.edu> <1992Aug25.183729.27815@venus.ic.cmc.ca>
  8.     <veit.714837724@du9ds3>
  9. Sender: uucp@ncr-mpd.FtCollins.NCR.COM
  10. Reply-To: Don.Allingham@FtCollinsCO.NCR.COM
  11. Organization: /home/bbking/dona/.organization
  12. Lines: 33
  13. In-reply-to: veit@du9ds3.uni-duisburg.de's message of 26 Aug 92 14:02:04 GMT
  14.  
  15.  
  16. Holger> I cannot imagine that everyone is interested in design
  17. Holger> (comp.lang.vhdl, comp.lang.verilog, comp.sys.mentor, comp.lsi*),
  18. Holger> but nobody in testing of all the stuff produced. 
  19.  
  20. Unfortunately, this seems to be the view most seem to have.  Many
  21. designers seem to think test is something that can be held off until the
  22. end or "thrown over the wall" to someone else.  *Many* designers do not
  23. think about test at all.  They use no structured test (BIST, scan, JTAG)
  24. and do not even fault grade, but assume that a few functional tests will
  25. ensure that their 30,000 gate circuit works properly.  You can usually
  26. tell who the really experienced designers are.  They are the ones who
  27. are worried about test up front.
  28.  
  29. I believe that this can be traced back to universities.  I had many
  30. classes dealing with design, from the transistor level to the system
  31. level.  My total exposure to test was a 50 minute lecture that briefly
  32. touched on LSSD.  If I had not been in a cooperative education program,
  33. I would have shared the misconception of many of my classmates who
  34. assumed that every die on a wafer was good.
  35.  
  36. Hopefully, someday all designers will realize that test needs to be
  37. considered up front, and that no tool exists that will generate 100%
  38. stuck-at fault coverage without modifying their 50,000 gate asynchronous
  39. design. 
  40.  
  41. Thank you.  I will now step off my soap box.
  42.  
  43. --
  44. Don Allingham           
  45. NCR Microelectronics             Don.Allingham@FtCollins.NCR.com
  46. Ft. Collins, CO.                uunet!ncrlnk!ncr-mpd!Don.Allingham
  47.  
  48.