home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / lsi / 582 < prev    next >
Encoding:
Text File  |  1992-09-04  |  1.4 KB  |  42 lines
  1. Newsgroups: comp.lsi
  2. Path: sparky!uunet!stanford.edu!leland.Stanford.EDU!sirius!rgupta
  3. From: rgupta@sirius.Stanford.EDU (Rajesh K. Gupta)
  4. Subject: Re: Question regarding probe pads
  5. Message-ID: <1992Sep4.171306.26970@leland.Stanford.EDU>
  6. Keywords: probe pads
  7. Sender: news@leland.Stanford.EDU (Mr News)
  8. Reply-To: rgupta@sirius.Stanford.EDU (Rajesh K. Gupta)
  9. Organization: Stanford University
  10. References: <tapas.715573218@femto.engr.mun.ca> 
  11. Date: Fri, 4 Sep 92 17:13:06 GMT
  12. Lines: 28
  13.  
  14. >   Some points about landing probe pads inside a design chip seems to
  15. be unclear to me.
  16. > Hope some kind soul would be able to help me out.
  17. > 
  18. >   Say I want to probe a point in the circuit, which is a point inside
  19. a standard cell.
  20. > Since standard cells are designed very compact - I have the following
  21. question. Is the
  22. > standard practice is of landing probe pads inside standard cell, or
  23. that of taking a
  24. > metal(?) wire out from the point and placing the probe point at a
  25. convenient point
  26. > outside standard cells. 
  27. > 
  28.  
  29.  
  30. typically a picoprobe can be safely manipulated for
  31. distances in ten's of microns (a 20x20 u pad would be
  32. enough).
  33.  
  34. However, most common practice today is to use voltage-contrast
  35. enhancement techniques on ebeam reflections. A 5x5 pad in topmost 
  36. metal layer would be sufficient. If surrounded by a ground line, it
  37. would be even better. Of course, the tester would cost more.
  38.  
  39.  
  40. Rajesh
  41. 725-1776 CSL Modulars I                rgupta@sirius.stanford.edu
  42.