home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / lsi / 580 < prev    next >
Encoding:
Text File  |  1992-09-03  |  5.3 KB  |  139 lines
  1. Newsgroups: comp.lsi
  2. Path: sparky!uunet!spool.mu.edu!sdd.hp.com!cs.utexas.edu!sun-barr!ames!elroy.jpl.nasa.gov!ucla-cs!rabbit.cs.ucla.edu!cong
  3. From: cong@rabbit.cs.ucla.edu (Jason Cong)
  4. Subject: CALL FOR PAPERS -- The 4th ACM/SIGDA Physical Design Workshop
  5. Message-ID: <1992Sep4.044655.19336@cs.ucla.edu>
  6. Originator: cong@rabbit.cs.ucla.edu
  7. Sender: usenet@cs.ucla.edu (Mr Usenet)
  8. Nntp-Posting-Host: rabbit.cs.ucla.edu
  9. Organization: UCLA Computer Science Department
  10. Date: Fri, 4 Sep 92 04:46:55 GMT
  11. Lines: 126
  12.  
  13. *****************************************************************
  14.  
  15.                          CALL FOR PAPERS
  16.  
  17.              The 4th ACM/SIGDA Physical Design Workshop
  18. Layout Synthesis for the New Generation of VLSI ASIC Technologies
  19.                         April 19-21, 1993
  20.                Lake Arrowhead, California, U.S.A.
  21.  
  22. OBJECTIVE
  23.  
  24. The rapid advances in VLSI ASIC technologies have led to many new
  25. challenges  in  the  physical  design automation of VLSI systems:
  26. The increasing emphasis on  system  performance  requires  timing
  27. constraints  to  be considered at every stage of physical design;
  28. the constantly decreasing  feature  size  leads  to  much  denser
  29. circuits  (close  to  one million gates on a single chip) and the
  30. interconnection delay becomes the  dominating  factor  in  system
  31. performance;  the  widespread  use  of  automatic logic synthesis
  32. tools complicates many  layout  problems;  the  strong  need  for
  33. shorter design cycles and lower design costs have resulted in the
  34. fast development of field-programmable  gate-arrays  (FPGAs)  and
  35. field-programmable  interconnects  (FPICs). The objective of this
  36. workshop is to provide a forum to discuss and  investigate  these
  37. emerging  problems  in  physical  design  automation  for the new
  38. generation of VLSI ASIC technologies.
  39.  
  40. SCOPE
  41.  
  42. The workshop welcomes papers on recent developments in all  areas
  43. of   physical   design  automation  of  VLSI  systems,  including
  44. partitioning, floorplanning and placement,  global  and  detailed
  45. routing,  module  generation,  and  compaction for ICs, MCMs, and
  46. FPGAs.  In particular, the workshop encourages submissions on the
  47. following topics:
  48.    + Partitioning  and  placement  techniques  for  very   large
  49.      circuits.
  50.    + Performance optimization in layout designs.
  51.    + Design and evaluation of high-speed interconnects in IC  and
  52.      MCM designs.
  53.    + Integration of logic synthesis and layout design.
  54.    + Layout design for field-programmable gate arrays (FPGAs) and
  55.      field-programmable interconnects (FPICs).
  56.    + Layout design for multiple-chip modules (MCMs).
  57.  
  58. SUBMISSION
  59.  
  60. Authors should submit 8 copies of a manuscript, not exceeding  15
  61. pages  (including  abstract, figures, tables, and references), to
  62. the program chair by Dec. 15, 1992. Authors should state  clearly
  63. the  originality of their contributions, with adequate comparison
  64. with  existing  methods.   An  informal   proceedings   will   be
  65. distributed  at the workshop, where authors can contribute either
  66. the full paper (up to 12 pages)  or  a  summary  of  results  (an
  67. extended abstract of 2-4 pages or a copy of the view-graphs of up
  68. to 12 pages).
  69.  
  70. ORGANIZING COMMITTEE
  71.  
  72. Workshop Chair                Workshop Co-Chair    
  73. Prof. Jason Cong        Dr. Bryan Preas    
  74. Computer Science Dept.         Xerox PARC    
  75. Univ. of California        3333 Coyote Hill Road    
  76. Los Angeles, CA 90024        Palo Alto, CA 94304     
  77. Tel: 310-206-2775        Tel: 415-812-4845    
  78. Fax: 310-825-2273        Fax: 415-812-4471    
  79. cong@cs.ucla.edu        preas.pa@xerox.com    
  80.  
  81. Program Chair            Publication Chair  
  82. Prof. Carl Sechen        Prof. Mary Jane Irwin
  83. Electrical Engineering Dept.    Computer Science Dept.
  84. Univ. of Washington, FT-10    Penn State University
  85. Seattle, WA 98195        University Park, PA 16802
  86. Tel: 206-685-8756        Tel: 814 865-9505
  87. Fax: 206-543-3842        Fax: 814 865-3176
  88. sechen@ee.washington.edu    mji@cs.psu.edu
  89.  
  90.  
  91. PROGRAM COMMITTEE
  92.  
  93. Jeff Burns (IBM Watson, USA)
  94. Wayne Dai (UC Santa Cruz, USA)
  95. Patrick Groeneveld (TU of Delft, The Netherlands)
  96. Andrew Kahng (UCLA, USA)
  97. Youn-Long Lin (Tsing Hua Univ., Taiwan)
  98. C. Y. Lo (AT&T Bell Lab, USA)
  99. Massoud Pedram (USC, USA)
  100. Rob Rutenbar (CMU, USA)
  101. Lou Scheffer (Cadence, USA)
  102. Yoichi Shiraishi (Hitachi Ltd., Japan)
  103. Martin Wong (UT Austin, USA)
  104. Gerhard Zimmermann (Univ. of Kaiserslautern, Germany)
  105.  
  106.  
  107. BENCHMARKS
  108.  
  109.     Benchmark Chair
  110.     Dr. Krzysztof Kozminski
  111.     MCNC, P.O. Box 12889
  112.     RTP, NC 27709
  113.     Tel: 919-248-1969
  114.     kk@mcnc.org
  115.  
  116. In addition to the existing layout design benchmarks  established
  117. by the previous physical design workshops, this workshop is going
  118. to release a set of new benchmarks of 100,000 - 300,000 cells for
  119. testing  partitioning  and  placement  techniques  for very large
  120. designs.  Moreover,  a set of MCM routing benchmarks of  2,500  -
  121. 15,000 pins will be released for testing multi-layer general area
  122. routing algorithms in MCM designs.
  123.  
  124. Benchmarks will be available via anonymous ftp from  mcnc.org  or
  125. on  magnetic tape.  Send e-mail to benchmarks@mcnc.org to receive
  126. more information.  Benchmark session participants are invited  to
  127. send   in   their  results  to  the  benchmark  chair  by  e-mail
  128. (kk@mcnc.org) by April 5, 1993.  Further  instructions  regarding
  129. the benchmark session will be given in the advance program of the
  130. workshop.
  131.  
  132. IMPORTANT DATE
  133.  
  134.    Dec. 15, 1992:  Deadline of submission.
  135.    Feb. 15, 1993:  Notification of acceptance.
  136.    Mar. 25, 1993:  Camera-ready copy is due.
  137.  
  138. *****************************************************************
  139.