home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / lang / verilog / 327 < prev    next >
Encoding:
Internet Message Format  |  1992-08-30  |  823 b 
  1. Path: sparky!uunet!kithrup!stanford.edu!ames!sun-barr!male.EBay.Sun.COM!exodus.Eng.Sun.COM!sun!amdcad!sono!fields
  2. From: fields@acuson.com (Julian Fields)
  3. Newsgroups: comp.lang.verilog
  4. Subject: Re: NDL => Verilog Translator
  5. Keywords: NDL Verilog
  6. Message-ID: <1992Aug29.001334.27619@acuson.com>
  7. Date: 29 Aug 92 00:13:34 GMT
  8. References: <1992Aug26.111539.6772@Cadence.COM>
  9. Organization: Acuson; Mountain View, California
  10. Lines: 11
  11.  
  12. hutton@eucad.co.uk (Peter Hutton) writes:
  13. >Has anyone heard of (or even better got) a translator from LSI Logic's NDL
  14. >format to Verilog? Sources, names, contacts, hints ... all welcome.
  15.  
  16. Synopsys can do this if you want all the gates instantiated.
  17.  
  18. -- 
  19. Julian Fields, Jr        fields@acuson.com  
  20. VLSI Design Engineering Consultant 
  21. 415-929-9112x2408 work,408-773-8197h
  22. This is from ~/.tail 
  23.