home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / arch / 9219 < prev    next >
Encoding:
Internet Message Format  |  1992-09-03  |  2.3 KB
  1. Path: sparky!uunet!elroy.jpl.nasa.gov!decwrl!deccrl!news.crl.dec.com!pa.dec.com!sousa.ltn.dec.com!human.enet.dec.com!supnik
  2. From: supnik@human.enet.dec.com (Bob Supnik)
  3. Newsgroups: comp.arch
  4. Subject: Re: ALPHA : Single Transistor Clocking
  5. Summary: Five stages used, many xtors
  6. Keywords: Alpha, clocking
  7. Message-ID: <1691@sousa.ltn.dec.com>
  8. Date: 4 Sep 92 03:54:18 GMT
  9. References: <1992Sep3.004732.15291@rkna50.riken.go.jp>
  10. Sender: newsa@sousa.ltn.dec.com
  11. Organization: Digital Equipment Corporation
  12. Lines: 32
  13.  
  14.  
  15. In article <1992Sep3.004732.15291@rkna50.riken.go.jp>, wong@rkna50.riken.go.jp (Wong Weng Fai) writes...
  16. > [deletions]
  17. >According to what I know, right dead center of the ALPHA chip is a single,
  18. >huge transistor that is used for clock distribution. Can anyone provide
  19. >further details on this ? What are the advantages and disadvantages ? Is it
  20. >the way to go for distribution of high frequency clocks ?
  21.  
  22. As Mark Johnson previously noted, the clock driver is fully described in the
  23. ISSCC Digest of Papers, 1992, and the accompanying slide set.  The clock
  24. driver is a multistage driver, with devices scaling up to the final inverter.
  25. This final inverter uses wide devices, 25cm and 10cm for P and N channel,
  26. respectively.
  27.  
  28. The design of the Alpha clock driver was motivated by the need to achieve
  29. under 300ps corner to corner skew under worst case operating and process
  30. conditions.  To do this, every clock node in the chip is driven directly
  31. from the clock driver, without intermediate rebuffering.  The size of the
  32. clock driver (and its final inverter) falls out from the amount of
  33. capacitance which must be driven every cycle.
  34.  
  35. Other designs -- such as locally rebuffered clocks, or locally generated
  36. clocks phase-locked to a master reference -- are certainly possible.  This
  37. one works (at 200Mhz), and the design team was able to prove, early in the
  38. design process, that it would work, thereby eliminating a lot of risk
  39. from the design.  (The ISSCC slides include a simulation of the propagation
  40. of the clock wave form, at 30ps intervals, out from the center, on the
  41. extracted clocking network of the chip -- more than 600k nodes and arcs.)
  42.  
  43. Bob Supnik    >Supnik@human.enet.dec.com
  44.         >All opinions expressed are those of a hardline microcoder
  45.         >and do not reflect those of Digital Equipment Corporation
  46.