home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / arch / 9216 < prev    next >
Encoding:
Text File  |  1992-09-03  |  1.5 KB  |  34 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!spool.mu.edu!sdd.hp.com!uakari.primate.wisc.edu!ames!agate!boulder!news!grunwald
  3. From: grunwald@foobar.cs.colorado.edu (Dirk Grunwald)
  4. Subject: Re: Multi threaded CPUs
  5. In-Reply-To: schow@bqneh23.bnr.ca's message of Thu, 3 Sep 1992 14:33:41 GMT
  6. Message-ID: <GRUNWALD.92Sep3201739@foobar.cs.colorado.edu>
  7. Lines: 17
  8. Sender: news@colorado.edu (The Daily Planet)
  9. Nntp-Posting-Host: foobar.cs.colorado.edu
  10. Reply-To: grunwald@foobar.cs.colorado.edu
  11. Organization: University of Colorado at Boulder
  12. References: <Sep02.141909.45739@yuma.ACNS.ColoState.EDU>
  13.     <1992Sep3.143341.11285@bcars64a.bnr.ca>
  14. Date: Fri, 4 Sep 1992 02:17:45 GMT
  15. Lines: 17
  16.  
  17. >>>>> On Thu, 3 Sep 1992 14:33:41 GMT, schow@bqneh23.bnr.ca (Stanley T.H. Chow) said:
  18. STC> Interesting. I had no idea that Motorola had any multi-threaded
  19. STC> CPU. I understood that another company (who dominates the PC market,
  20. STC> but will remain nameless :-) actually have at least one CPU for sale
  21. STC> with multithreading used internally but not visible to the
  22. STC> customer.
  23. --
  24.  
  25. This would be difficult, I would think. Harry Jordan at Univ. Colorado
  26. told me he's had students build multithreaded micro cores as class
  27. projects. It's not difficult, and effectively hides memory latency.
  28. The question is, when will this become commercially viable?
  29.  
  30. I think the answer rhymes with ``when will offchip memory delays be
  31. more than 25 cycles''.
  32.  
  33. Dirk Grunwald                          Asst. Prof, Univ. of Colorado at Boulder
  34.