home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #19 / NN_1992_19.iso / spool / comp / arch / 9201 < prev    next >
Encoding:
Text File  |  1992-09-03  |  1.0 KB  |  23 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!cis.ohio-state.edu!pacific.mps.ohio-state.edu!linac!att!princeton!oink!awolfe
  3. From: awolfe@oink.Princeton.EDU (Andrew Wolfe)
  4. Subject: Re: ALPHA : Single Transistor Clocking
  5. Message-ID: <1992Sep3.131838.29613@Princeton.EDU>
  6. Originator: news@nimaster
  7. Sender: awolfe@oink (Andrew Wolfe)
  8. Nntp-Posting-Host: oink.princeton.edu
  9. Organization: Princeton University
  10. References: <1992Sep3.004732.15291@rkna50.riken.go.jp> <MJOHNSON.92Sep2185309@netcom.Netcom.COM>
  11. Date: Thu, 3 Sep 1992 13:18:38 GMT
  12. Lines: 9
  13.  
  14. My understanding of the Alpha 21064 chip (from several presentations) is that it uses a single inverter for clock distribution.  This is built from one large PMOS and one large NMOS device.  They have a total gate width of over 14 inches.
  15.  
  16. The AWESIM timing simulator from CMU was used to model this circuit.  Obviously, since the chip is not 14" long, the devices are folded quite a number of times.
  17. -- 
  18. --------------------------------------
  19. Andrew Wolfe
  20. Assistant Professor
  21. Department of Electrical Engineering
  22. Princeton University
  23.