home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / sci / electron / 14526 < prev    next >
Encoding:
Internet Message Format  |  1992-08-18  |  2.1 KB
  1. Path: sparky!uunet!zaphod.mps.ohio-state.edu!sol.ctr.columbia.edu!usc!sdd.hp.com!uakari.primate.wisc.edu!ames!purdue!mentor.cc.purdue.edu!noose.ecn.purdue.edu!elephant.ecn.purdue.edu!taravade
  2. From: taravade@elephant.ecn.purdue.edu (Kunal N Taravade)
  3. Newsgroups: sci.electronics
  4. Subject: Re: Beginners Question: RAS, CAS, and Refresh?
  5. Message-ID: <taravade.714150706@elephant.ecn.purdue.edu>
  6. Date: 18 Aug 92 15:11:46 GMT
  7. References: <etxansk.714131335@garbod20>
  8. Sender: news@noose.ecn.purdue.edu (USENET news)
  9. Organization: Purdue University Engineering Computer Network
  10. Lines: 43
  11.  
  12. etxansk@garbo.ericsson.se writes:
  13.  
  14.  
  15. > I've been looking at chip descriptions for some common
  16. >memory circuits. 
  17.  
  18. > There are pins on them named RAS, CAS, and Refresh. I know
  19. >it's basic knowledge, but I'm not sure where to find good
  20. >documentation on this.
  21.  
  22. > The RAS and CAS signals are probably input signals to the
  23. >chip used during addressing. I've assumed that they're used
  24. >to tell the chip whether it's the most or least significant
  25. >part of the address vector that's currently on the address
  26. >bus. If I'm right about this, how come there are _two_
  27. >addressing control signals?
  28.  
  29. > For the Refresh signal: I can't recall if this one really
  30. >is a pin on the chip or if it's some event that's done with
  31. >other signals. I've heard that certain types of chips need
  32. >this signal in order to work properly. What is the CPU (or
  33. >the main clock, or the addressing logic) supposed to do to
  34. >give the memory chips the refresh?
  35. > 
  36. > Anders Skelander
  37. >
  38.  
  39. RAS = Row address strobe/select
  40. CAS = Column address strobe/select
  41.  
  42.  These are used for refreshing, as you pointed out.
  43. Because of the way in which the memory ICs are structured,
  44. ie Row X Column, one of these two pins gets a low/high
  45. signal that strobes all the rows(columns) while all the
  46. columns(rows) in that particular row/column get refreshed.
  47. This is repeated peroidically. The refresh signal usually 
  48. disengages the read/write buffers and the chip goes into the 
  49. refresh mode when   each location is refreshed as described 
  50. above, simply by selecting the corresponding cell.
  51.  
  52.  
  53. -Kunal
  54. taravade@ec.ecn.purdue.edu 
  55.