home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / sys / sgi / 12586 < prev    next >
Encoding:
Internet Message Format  |  1992-08-18  |  1.3 KB
  1. Path: sparky!uunet!haven.umd.edu!darwin.sura.net!mips!mash
  2. From: mash@mips.com (John Mashey)
  3. Newsgroups: comp.sys.sgi
  4. Subject: Re: finding page size?
  5. Date: 19 Aug 1992 04:29:00 GMT
  6. Organization: MIPS Computer Systems, Inc.
  7. Lines: 15
  8. Message-ID: <l93jgcINNpop@spim.mips.com>
  9. References: <l92h9dINNeqj@spim.mips.com> <1992Aug18.213842.6074@CSD-NewsHost.Stanford.EDU>
  10. NNTP-Posting-Host: winchester.mips.com
  11.  
  12. In article <1992Aug18.213842.6074@CSD-NewsHost.Stanford.EDU> philip@ziggy.stanford.edu (Philip Machanick) writes:
  13.  
  14. >If future architectures have a much lower TLB miss cost this problem would go  
  15. >away. Much larger page sizes could help by reducing the probability that data  
  16. >allocated at different times ends up on a different page and virtually  
  17. >addressed caches would be a help. Since the data fits in RAM it may make sense  
  18. >for a page size = total RAM requirement. I haven't finished measurements and  
  19. >testing but the performance impact of TLB misses in this case appears to be  
  20. o>about 20%.
  21. This sounds like what bigger pages are for....
  22. -- 
  23. -john mashey    DISCLAIMER: <generic disclaimer, I speak for me only, etc>
  24. UUCP:      mash@mips.com [soon to be mash@sgi.com, but not quite moved yet].
  25. DDD:      408-524-7015,  or 524-8253
  26. USPS:    (soon) Silicon Graphics, 2011 N. Shoreline Blvd, Mountain View, CA 94043
  27.