home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / lsi / 554 < prev    next >
Encoding:
Text File  |  1992-08-20  |  2.3 KB  |  63 lines
  1. Newsgroups: comp.lsi
  2. Path: sparky!uunet!psgrain!percy!klic!keithl
  3. From: keithl@klic.rain.com (Keith Lofstrom)
  4. Subject: Re: A problem for CMOS designers
  5. Message-ID: <1992Aug21.021544.544@klic.rain.com>
  6. Organization: Keith Lofstrom Integrated Circuits
  7. References: <MJOHNSON.92Aug18191600@netcom.Netcom.COM>
  8. Date: Fri, 21 Aug 1992 02:15:44 GMT
  9. Lines: 52
  10.  
  11.  
  12. No time to SPICE it, but here is something that works for me.  Device sizes
  13. not included - there is a tradeoff between speed, standing current, threshold
  14. accuracy, and size that requires lots of calculation and SPICEing.  If you
  15. want the details filled in, my fees are reasonable ;-).
  16.  
  17. Essentially an offset comparator with source followers:
  18.  
  19. ;------------------------------------------------------------------------
  20. ; source followers - make M1 stronger, so ( V(1) = V(2) when IN=0.4 )
  21.  
  22. M1  VSS  IN    1    VDD  PMOS   
  23. M2  VSS  VSS   2    VDD  PMOS      ; node 2 is static
  24.  
  25. ; source follower current mirror:
  26.  
  27. M3  1    2     VDD  VDD  PMOS
  28. M4  2    2     VDD  VDD  PMOS
  29.  
  30. ; comparator:
  31.  
  32. M5  3    1     VSS  VSS  NMOS
  33. M6  4    2     VSS  VSS  NMOS
  34.  
  35. ; comparator current mirror:
  36.  
  37. M7  4    4     VDD VDD   PMOS   ; node 4 is static
  38. M8  3    4     VDD VDD   PMOS
  39.  
  40. ;  output is node 3 - for clean response, add a few more inverter stages
  41. ;------------------------------------------------------------------------
  42.  
  43. With proper device choice, the threshold is a constant times (VDD-2*VT).
  44. Fairly process independent.  Use a stable process like the TSMC 1.2 micron
  45. process, and you can nail the threshold down within a few tens of millivolts.
  46.  
  47. This can be tailored to any given threshold voltage less than VDD-2*VT, 
  48. including voltages below VSS (hard to design a protection device for that,
  49. though).
  50.  
  51. The bias rails 2 and 4 can be shared with many inputs to reduce standing
  52. current.  This circuit DOES draw static current.  There are some devices to
  53. peak high speed response which are left out for clarity (and competitive 
  54. advantage).
  55.  
  56. A fun problem!  It was pretty time consuming the first time I did it on a
  57. customer's circuit, but now it's in the toolkit.
  58.  
  59. -- 
  60. Keith Lofstrom         keithl@klic.rain.com       Voice (503)-520-1993
  61. KLIC --- Keith Lofstrom Integrated Circuits --- "Your Ideas in Silicon"
  62. Design Contracting in Bipolar and CMOS - Analog, Digital, and Power ICs
  63.