home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / lsi / 551 < prev    next >
Encoding:
Internet Message Format  |  1992-08-18  |  3.6 KB
  1. Path: sparky!uunet!olivea!decwrl!csus.edu!netcom.com!netcom!mjohnson
  2. From: mjohnson@netcom.Netcom.COM (Mark Johnson)
  3. Newsgroups: comp.lsi
  4. Subject: A problem for CMOS designers
  5. Message-ID: <MJOHNSON.92Aug18191600@netcom.Netcom.COM>
  6. Date: 19 Aug 92 03:16:00 GMT
  7. Organization: Netcom Online Communications Service
  8. Lines: 74
  9. In-Reply-To: mjohnson@netcom.Netcom.COM's message of Mon, 17 Aug 92 20:23:26 GMT
  10.  
  11. A fun design problem just crossed my desk & I thought the
  12. readers here might enjoy it.  It's about the right
  13. complexity to be one of three or four problems on a one
  14. week homework assignment in an IC design course for grad
  15. students.  At least, in my opinion :-).
  16.  
  17. The challenge (and thus the fun) in the problem is figuring
  18. out how to deal with signals that are less than one threshold
  19. voltage away from the power rail.  My solution, for example,
  20. contains a weirdness that would have to be called "seldom
  21. employed" :-).
  22.  
  23. ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
  24. PROBLEM: You have a plain ordinary CMOS 2 micron technology
  25.          to work with; it has an enhancement-mode NMOS
  26.          transistor (VT = +0.75 volts) and an enhancement-mode
  27.          PMOS transistor (VT = -0.75 volts).  By design rule
  28.          law, all P-wells must be tied to 0.00 volts and
  29.          all N-wells must be tied to +5.00 volts.
  30.  
  31.          Also by design rule law, you are not allowed to
  32.          construct explicit resistors or capacitors or BJTs;
  33.          all you have to work with are N-FETs and P-FETs.
  34.  
  35.      --->    Design an "inverting circuit" which switches
  36.      --->    at Vin=0.4 volts.  That is, when you plot
  37.      --->    Vout versus Vin (the so-called DC transfer function),
  38.      --->    a sharp transition from high to low occurs at
  39.      --->    Vin=0.4 volts.
  40.  
  41.  
  42.          SPECIFICATIONS
  43.  
  44.              Speed is unimportant; if your circuit takes eight
  45.              hundred nanoseconds to sense the input voltage
  46.              and then switch its output, that's perfectly fine.
  47.           
  48.              It's OK for your circuit to be multi-stage;
  49.              so if you happen to get a noninverting topology,
  50.              just go ahead and slap a CMOS inverter on the
  51.              end.  Hell, slap on three inverters. :-)
  52.           
  53.              Your circuit must not source or sink any current
  54.              to/from the input.
  55.  
  56.              The value "0.4 volts" need not be too precisely
  57.              achieved.  To be concrete, here are the
  58.              Vout versus Vin specs (for nitpickers only).
  59.              To make life easy, these specs need to be
  60.              met only when the fab process parameters are
  61.              at their typical (nominal) values, and the
  62.              VDD voltage is exactly 5.000 volts, and the
  63.              die is at room temperature (298 Kelvin).
  64.  
  65.                 (i)   When Vin<0.2 , you must have Vout>4.9
  66.                 (ii)  When Vin>0.6 , you must have Vout<0.1
  67.           
  68.              If your circuit has hysteresis (which I don't
  69.              recommend), both branches of the hysteresis
  70.              loop must fit in the region defined in (i)
  71.              and (ii) above.
  72. ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
  73.  
  74. Practically every set of real life CMOS process parameters
  75. is just fine for doing the problem; what we seek is an "Eureka"
  76. insight in circuit _topology_, moreso than a precise set of
  77. device sizes ready for mask layout.  So the Correct Answer
  78. to the problem is a topology and a prose explanation of why
  79. that topology will give an "inverter" that switches at
  80. 0.4 volts (rather than at 0.1 volts or 0.7 volts or at VDD/2).
  81.  
  82.  
  83. Enjoy!
  84.   -- M. Johnson
  85.